JPS6373639A - 半導体装置におけるトリミング配線 - Google Patents
半導体装置におけるトリミング配線Info
- Publication number
- JPS6373639A JPS6373639A JP21714686A JP21714686A JPS6373639A JP S6373639 A JPS6373639 A JP S6373639A JP 21714686 A JP21714686 A JP 21714686A JP 21714686 A JP21714686 A JP 21714686A JP S6373639 A JPS6373639 A JP S6373639A
- Authority
- JP
- Japan
- Prior art keywords
- interconnection
- wiring
- trimming
- step difference
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000009966 trimming Methods 0.000 title claims description 21
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 238000007664 blowing Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 19
- 239000000523 sample Substances 0.000 abstract description 10
- 238000001259 photo etching Methods 0.000 abstract description 5
- 238000005516 engineering process Methods 0.000 abstract description 3
- 230000001681 protective effect Effects 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 238000007689 inspection Methods 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 241000282412 Homo Species 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 238000010809 targeting technique Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置における配線トリミング技術に関し
、主として並列拡散抵抗に接続されたAノ(アルミニウ
ム)配線層を選択的にトリミングする場合のAA溶断技
術を対象とする。
、主として並列拡散抵抗に接続されたAノ(アルミニウ
ム)配線層を選択的にトリミングする場合のAA溶断技
術を対象とする。
IC(半導体集積回路装置)の製造において。
第7図に示すように半導体基体表面に異なる抵抗値をも
つ複数の拡散抵抗R,,R,,R,・・・・・・を形成
し、このうち不要とする抵抗(Rt = R1・・・)
よりの引出しへ2配線をトリミング(部分的切除)する
ことにより必要とする抵抗(R1)のみを残すトリミン
グ技術が知られている。
つ複数の拡散抵抗R,,R,,R,・・・・・・を形成
し、このうち不要とする抵抗(Rt = R1・・・)
よりの引出しへ2配線をトリミング(部分的切除)する
ことにより必要とする抵抗(R1)のみを残すトリミン
グ技術が知られている。
このトリミング手段には、一般忙グローブ検査で各拡散
抵抗の抵抗値を測定しながら、不要とする抵抗の引出し
配線にプローブ針を介して過を流を流す方法があり、こ
の他にレーザを用いて誘電体上の銀合金抵抗等をトリミ
ングする方法(株式%式% 〜124誘電体上の抵抗レーザトリミング)等がある。
抵抗の抵抗値を測定しながら、不要とする抵抗の引出し
配線にプローブ針を介して過を流を流す方法があり、こ
の他にレーザを用いて誘電体上の銀合金抵抗等をトリミ
ングする方法(株式%式% 〜124誘電体上の抵抗レーザトリミング)等がある。
このうち、レーザな用いるトリミング方法は、大がかり
なレーザ装置が必要であり、人4配線のトリミングに適
合しないから対象外とし、ここでは主としてプローブ検
査を利用するものに限ることとする。
なレーザ装置が必要であり、人4配線のトリミングに適
合しないから対象外とし、ここでは主としてプローブ検
査を利用するものに限ることとする。
通常は第8図に示すように、人!配線2に接続される外
部端子(ポンディングパッド)3にプローブ針4を接触
させ、Al配線2の他端を接地した状態で過電流を流し
、AJl配線一部K、形成した細幅部5で溶断するよう
になっている。
部端子(ポンディングパッド)3にプローブ針4を接触
させ、Al配線2の他端を接地した状態で過電流を流し
、AJl配線一部K、形成した細幅部5で溶断するよう
になっている。
上記トリミング法ではA1配線の一部であるパッドに接
触させるプローブ針先端の劣化が速いこと、人!配線が
切れにくいこと等の問題がある。
触させるプローブ針先端の劣化が速いこと、人!配線が
切れにくいこと等の問題がある。
また人!配線を切断できるよ5に十分な大電流を流すと
、第9図に示すように溶断時にA4が飛散して表面保護
用絶縁膜6が破壊されたり、汚染によって他のAJ3配
ねと短絡したりするため、ICの信頼度が大幅に低下す
るおそれがあった。
、第9図に示すように溶断時にA4が飛散して表面保護
用絶縁膜6が破壊されたり、汚染によって他のAJ3配
ねと短絡したりするため、ICの信頼度が大幅に低下す
るおそれがあった。
本発明者等は種々検討した結果、上記した問題は人!切
断の際に過大なエネルギを要するために生じることが判
り、これが解決を図った。
断の際に過大なエネルギを要するために生じることが判
り、これが解決を図った。
したがって本発明の目的とするところは、小さなエネル
ギを用いてA!l配線溶断する技術を提供することにあ
る。
ギを用いてA!l配線溶断する技術を提供することにあ
る。
本発明の前記ならびにそのほかの目的と新規な特徴は本
明細書の記述及び添付図面からあきらかになろう。
明細書の記述及び添付図面からあきらかになろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである。
を簡単に説明すれば下記のとおりである。
すなわち、牛導体基体上に形成されたl配線に電流を流
して上記Al配線を特定部位で溶断することによりトリ
ミングするにあたって、上記特定部位のA!配り直下に
段差部を設けこの段差部による人!配線膜厚の差を利用
するものである。
して上記Al配線を特定部位で溶断することによりトリ
ミングするにあたって、上記特定部位のA!配り直下に
段差部を設けこの段差部による人!配線膜厚の差を利用
するものである。
上記した手段によれば1段差部上でA!l配線膜厚が薄
くなり人!断面積が小さくなる結果、小さいエネルギで
溶断が可能となり、トリミング後も半導体装置の信頼度
を保持でき、前記目的を達成できる。
くなり人!断面積が小さくなる結果、小さいエネルギで
溶断が可能となり、トリミング後も半導体装置の信頼度
を保持でき、前記目的を達成できる。
第1図乃至第5図は本発明の一実施例を人!配綜形成プ
ロセスの工程断面図及び平面図であられしたものである
。
ロセスの工程断面図及び平面図であられしたものである
。
以下工程順に沿って説明する。
(1) 半導体(St)基体1上忙熱酸化又はCvD
(気相化学堆積)法によりSin、膜7を形成し、ホト
エツチング技術により段差部を設ける。このうち8は最
も深い段差をもつ段差部とする。これら段差のためのホ
トエツチングは半導体基体への選択拡散(ペース、エミ
ッタ拡散)工程に伴うものであってよい(第1図)。
(気相化学堆積)法によりSin、膜7を形成し、ホト
エツチング技術により段差部を設ける。このうち8は最
も深い段差をもつ段差部とする。これら段差のためのホ
トエツチングは半導体基体への選択拡散(ペース、エミ
ッタ拡散)工程に伴うものであってよい(第1図)。
(2)人1配線形成のために全面にA2を蒸着し、ホト
エツチング罠より特定のパターンをもつ、1配腺2とす
る(第2図)。
エツチング罠より特定のパターンをもつ、1配腺2とす
る(第2図)。
+31g3図はA1配線の一つのパターンの例を示す。
3はポンディングパッド、2はAJl配線ある。
たとえばこの人!配線の他端は図示されない拡散抵抗に
オーミックコンタクトするとともに接地電位に接続され
る。この人1配蔵は前記Sin@膜70段差8上を横切
って形成されるものとする。
オーミックコンタクトするとともに接地電位に接続され
る。この人1配蔵は前記Sin@膜70段差8上を横切
って形成されるものとする。
第4図は人!配線のパターンの他の例を示すものである
。この例では人!配線2が段差8上を横切る部位にm幅
部9が形成されている。
。この例では人!配線2が段差8上を横切る部位にm幅
部9が形成されている。
鬼41 第5図に示すように、バッド3にプローブ針
4を接触させた状態で人!配線2に*流を流子と、段差
部に過大電流がながれてここ10が溶断しトリミングが
なされる。
4を接触させた状態で人!配線2に*流を流子と、段差
部に過大電流がながれてここ10が溶断しトリミングが
なされる。
A4膜は蒸着あるいはスパッタのいずれの手段で形成し
ても段差部においてAAの膜厚はう丁くなる。この人1
膜厚は段差が大きいほど5丁く。
ても段差部においてAAの膜厚はう丁くなる。この人1
膜厚は段差が大きいほど5丁く。
その部分でのAl配線断面積は小さくそこへ電流集中し
やすくなる。このため、A1溶断は低エネルギで可能と
なり、したがって人!飛散が少なく、保護膜の破壊や汚
染もなくなり、信頼度の低下、プローブ針の劣化等の問
題がなくなる。その結果トリミングが確実、容易となり
、高付加値のIC。
やすくなる。このため、A1溶断は低エネルギで可能と
なり、したがって人!飛散が少なく、保護膜の破壊や汚
染もなくなり、信頼度の低下、プローブ針の劣化等の問
題がなくなる。その結果トリミングが確実、容易となり
、高付加値のIC。
LSIが実現できる。
Aノ瞑の直下に段差を設けるとともに、人ぷ配iパター
ンにm幅部を形成することにより、A2瞑厚と配線幅と
の相乗効果で人2配球断面積を−そ5小さいものとし、
わずかのエネルギでトリミングが可能である。
ンにm幅部を形成することにより、A2瞑厚と配線幅と
の相乗効果で人2配球断面積を−そ5小さいものとし、
わずかのエネルギでトリミングが可能である。
以上本発明によってなされた発明を実施例にもとづき具
体的に説明したが、本発明は上記実施例に限定されるも
のではな(、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもな〜ゝ。
体的に説明したが、本発明は上記実施例に限定されるも
のではな(、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもな〜ゝ。
たとえばA)膜下の段差は1個所だけでなく第6図に示
すように複数個所の段差上を人!配線が横断することに
より、段差部でのAfflの溶断を確実に行ってトリミ
ングを実現することができる。
すように複数個所の段差上を人!配線が横断することに
より、段差部でのAfflの溶断を確実に行ってトリミ
ングを実現することができる。
本願はIC,LSI全般に適用することができ、とくに
高密度〜高性能の半導体装置に応用した場合にもっとも
効果が太きい。
高密度〜高性能の半導体装置に応用した場合にもっとも
効果が太きい。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。
て得られる効果を簡単に説明すれば下記のとおりである
。
丁なわち、ICのトリミングを行っても信頼度を維持で
き、グローブの劣化を防げろため多機能のLSIが実現
できろ。さらにそのことにより、外付部品の削減および
無調整化等の高付加価値半導体製品を実現できる。
き、グローブの劣化を防げろため多機能のLSIが実現
できろ。さらにそのことにより、外付部品の削減および
無調整化等の高付加価値半導体製品を実現できる。
第1図乃至第5図は本発明の一冥施例を示し、このうち
、第1図、第2図、第5図は配諺形成プロセスの工程断
面図である。第3図及び第4図は第2図に対応する平面
図である。 第6図は本発明の応用例を示す一部工程断面図である。 第7図は複数の抵抗を選択的K ト!J ミンクする場
合の回路図である。 第8図はプローブ検査を利用するトリミングの一形態を
示す半導体チップの一部平面図である。 第9図はトリミング時のAノの複数の形祁を示す断面図
である。 1・・・基板、2・・・人!配線、3・・・ポンディン
グパッド、4・・・プローブ針、7・・・Sin、if
f、8・・・段差、9・・・細幅部、10・・・溶断部
。 代理人 弁理士 小 川 勝 男 。 第 1 図 第 3 図
、第1図、第2図、第5図は配諺形成プロセスの工程断
面図である。第3図及び第4図は第2図に対応する平面
図である。 第6図は本発明の応用例を示す一部工程断面図である。 第7図は複数の抵抗を選択的K ト!J ミンクする場
合の回路図である。 第8図はプローブ検査を利用するトリミングの一形態を
示す半導体チップの一部平面図である。 第9図はトリミング時のAノの複数の形祁を示す断面図
である。 1・・・基板、2・・・人!配線、3・・・ポンディン
グパッド、4・・・プローブ針、7・・・Sin、if
f、8・・・段差、9・・・細幅部、10・・・溶断部
。 代理人 弁理士 小 川 勝 男 。 第 1 図 第 3 図
Claims (1)
- 【特許請求の範囲】 1、半導体基体上の絶縁膜に形成された配線層に電流を
流して上記配線層の特定部位を溶断される半導体装置に
おけるトリミング配線であって、上記被トリミング配線
層の上記特定部位に対応する表面に段差部が形成されて
上記特定部位の配線層の膜厚が上記特定部以外の配線層
の膜厚より薄く形成されていることを特徴とする半導体
装置におけるトリミング配線。 2、上記段差は上記絶縁膜の段差に起因して形成される
ことを特徴とする特許請求の範囲第1項に記載の半導体
装置におけるトリミング配線。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21714686A JPS6373639A (ja) | 1986-09-17 | 1986-09-17 | 半導体装置におけるトリミング配線 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21714686A JPS6373639A (ja) | 1986-09-17 | 1986-09-17 | 半導体装置におけるトリミング配線 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6373639A true JPS6373639A (ja) | 1988-04-04 |
Family
ID=16699575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21714686A Pending JPS6373639A (ja) | 1986-09-17 | 1986-09-17 | 半導体装置におけるトリミング配線 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6373639A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007073625A (ja) * | 2005-09-05 | 2007-03-22 | Nec Electronics Corp | 半導体装置およびその製造方法 |
-
1986
- 1986-09-17 JP JP21714686A patent/JPS6373639A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007073625A (ja) * | 2005-09-05 | 2007-03-22 | Nec Electronics Corp | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4628590A (en) | Method of manufacture of a semiconductor device | |
US6368902B1 (en) | Enhanced efuses by the local degradation of the fuse link | |
KR0157348B1 (ko) | 프로그램가능한 퓨즈 구조물 및 퓨즈 프로그래밍 방법 | |
TW201019456A (en) | Fuse structure and method for fabricating the same | |
JPS631054A (ja) | ヒユ−ズ内蔵型半導体装置 | |
TW278229B (en) | Fuse structure for an integrated circuit device and method for manufacturing a fuse structure | |
JPH04373148A (ja) | 半導体装置のヒューズ構造 | |
JPS6373639A (ja) | 半導体装置におけるトリミング配線 | |
JPH01295440A (ja) | 半導体装置 | |
US20230187289A1 (en) | Semiconductor device and method of forming the same | |
JP2004335608A (ja) | 半導体装置 | |
JP2541553B2 (ja) | 半導体集積回路 | |
JPH01110746A (ja) | 半導体装置 | |
JPS6373641A (ja) | 半導体装置 | |
JPS6373640A (ja) | 半導体装置 | |
JPH03222460A (ja) | 半導体集積回路装置 | |
JPH01298746A (ja) | 半導体装置及びその製造方法 | |
JPS6035534A (ja) | 半導体装置 | |
JPH11330363A (ja) | 半導体装置 | |
JPH0661288A (ja) | 半導体集積回路の配線方法 | |
JPH0230139A (ja) | 半導体集積回路装置 | |
JP2000040790A (ja) | 半導体装置及びその製造方法 | |
JP2005101267A (ja) | 半導体装置及びその製造方法、ヒューズカット方法 | |
JPH03116755A (ja) | 集積回路装置とその製造方法 | |
JPS63260149A (ja) | 半導体装置 |