JPS6369785A - 炭化ケイ素焼結体用メタライズペ−スト及び半導体装置 - Google Patents

炭化ケイ素焼結体用メタライズペ−スト及び半導体装置

Info

Publication number
JPS6369785A
JPS6369785A JP21391286A JP21391286A JPS6369785A JP S6369785 A JPS6369785 A JP S6369785A JP 21391286 A JP21391286 A JP 21391286A JP 21391286 A JP21391286 A JP 21391286A JP S6369785 A JPS6369785 A JP S6369785A
Authority
JP
Japan
Prior art keywords
substrate
weight
cadmium
semiconductor element
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21391286A
Other languages
English (en)
Inventor
秀夫 鈴木
茂 高橋
中川 師夫
荻原 覚
平賀 良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP21391286A priority Critical patent/JPS6369785A/ja
Publication of JPS6369785A publication Critical patent/JPS6369785A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • H01L2224/32012Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、新規な炭化ケイ素焼結体用メタライズペース
トに係り、特に炭化ケイ素焼結体からなる集積回路基板
への半導体素子の搭載に好適なメタライズペースト及び
集積回路装置に関する。
〔従来の技術〕
厚膜混成集積回路は、一般にセラミック基板上にスクリ
ーン印刷および焼成技術によって形成さく6) れた導体や抵抗体などの素子に、半導体素子およびその
他の電子部品を接続することによって構成されている。
そのセラミック基板には、従来アルミナセラミックスが
主として使用されてきた。それに対して、アルミナに比
べ約10倍も大きな熱伝導性を有し集積回路用基板とし
て電気絶縁性の炭化ケイ素セラミックスが開発された。
厚膜混成集積回路をセラミックス焼結体上に形成するた
めには、メタライズペーストが使われる。
ペーストは、焼成されたときに、良好な電気的性質を有
するとともに、セラミックス焼結体に密着し、かつ半導
体素子、導体その他の金属コネクター類を接合させる際
のろうによる濡れ性もそなえたメタライズ部を形成でき
ることが要求される。
従来、酸化物系セラミックス焼結体に適用されるメタラ
イズペーストは、それに含まれるガラス成分が溶融し焼
結体と反応することによって、焼結体と接着すると考え
られている。しかし、このガラス溶融体は、酸化物同志
の反応がない炭化ケイ素焼結体のような系では接合不良
となるとか、あるいは半導体素子、導体または他の金属
コネクターとメタライズ部との接合を防げるなどの欠点
があった。
非酸化物系セラミック焼結体上に導体、抵抗体等の素子
を形成するためのメタライズ方法並びに材料については
、特開昭55−51774号公報、同55−11368
3号公報に記載されている。これらの公報には、炭化ケ
イ素に対し高い濡れ性をもつ金属と、低い熱膨張係数と
高い融点をもつタングステン。
モリブデンなどの金属とを含む組成物を、ペースト状に
して焼結体に塗布したのち、非酸化性雰囲気中で焼成す
ることからなるメタライズ方法が提案されている。しか
し、厚膜混成集積回路を形成するに当って、タングステ
ンやモリブデンなどの高融点金属には半導体素子を直接
接合しがたく、両者を接着する材料の介在を要するとい
う問題がある。
〔発明が解決しようとする問題点〕
本発明の目的は、炭化ケイ素セラミックス焼結体及び半
導体素子の両者に対し良好な接着性を有し、中間層を設
けることなしに該素子を接合するための炭化ケイ素焼結
体用メタライズペースト及び半導体装置を提供すること
にある。
〔問題点を解決するための手段〕
金を主成分とし、少量の銅、ゲルマニウム、及びビスマ
ス及びケイ素を含むメタライズペーストは常温及び熱疲
労試験においては炭化ケイ素セラミックス焼結体及び半
導体素子の両者に対し良好な接着性を示すが、信頼性の
高い半導体装置に適用する場合には、全体に接着強度の
向上を計る必要があった。そこで種々検討を行った結果
、カドミウムを加えることによって、接着強度が顕著に
向上し、かつ熱疲労によっても強度が低下しない良好な
メタライズペーストが得られることを見出した。
本発明の金糸メタライズペーストは半導体素子との間に
高い濡れ性と接着強度を有するとともに、特に0.4c
aR,/(1)・8・℃以上の熱伝導率(室温)および
4 X 10−6/℃以下の熱膨張率(室温〜1000
℃)を有し、かつ電気絶縁性である炭化ケイ素焼結体に
対して高い接着性を保持し、しかも熱疲労にも優れてい
る。
本発明は、炭化ケイ素焼結体用メタライズペーストとし
て金の粉末を主成分とし、これに少量のカドミウムを含
むものであり、又これに更にビスマス及び銅の少くとも
1種、又はこれに少量のゲルマニウムを含む混合粉末を
、有機結合剤溶液中に均一に分散させてなることが特徴
である。更に本発明はケイ素を含むものである。
本発明は、カドミウム粉末を加えることによって、炭化
ケイ素焼結体との接着力が向上し、熱疲労にも優れると
の知見に基づいている。すなわち、本発明においてカド
ミウム粉末は、銅及びビスマス粉末と同様、焼成時に炭
化ケイ素セラミックス焼結体の表面に予め形成されたケ
イ素酸化物皮膜と融合してガラス質化することによって
該セラミックスと金メタライズ部との界面を強固に接着
する作用をしている。ゲルマニウム粉末は、Si素子の
接合に際してSiとの濡れ性を良くし、接着を強固にす
る働きをしている。また上記ペースト成分にケイ素を添
加されても良く、この添加は半導体素子との濡れ性を良
くし、接着後の熱疲労による特性の劣化を抑制する働き
に有利である。
金属成分の配合比としては、主成分である金を90重量
%以上、好ましくは99.87〜92.0重量%に、カ
ドミウム0.03〜3.0重量%、のぞましくは0.0
3〜1,0重量%が含有される。
又これにビスマス0.1〜2.0重量%、ゲルマニウム
0.01〜2.0重量%及び銅0.01〜1.0重量%
の少くとも1種を含むものがよい。これらの鋼、ゲルマ
ニウム、カドミウムの含有量は炭化ケイ素セラミックス
焼結体との接着性及び厚膜の形成を良好ならしめるのに
好ましいものである。
銅は焼結体との接合性を改善し、ゲルマニウムは半導体
素子との接合性及びカドミウムは焼結体との接合性及び
良好な厚膜形成の改善をするものである。
本発明に使用される金属粉末は、粒径約5μm以下で細
いほど好ましいが、粒径約0.005〜5μm程度の粉
末でよい。
また本発明においては有機結合剤として、例えばエチル
セルローズやニトロセルローズ等の繊維素誘導体、メタ
クリル酸エステルやアクリル酸エステルの重合体のよう
な、焼成条件において容易に分解し完全に揮散する重合
体が使用される。さらに、本発明においては、結合剤を
溶解して前記金属粉末をよく濡らし得る有機溶剤が用い
られ。
例えばグリコールエーテルエステル類やエステル。
ケトン、テレピネオールなどが挙げられる。
前記の有機結合剤と溶媒の配合量は、ペーストの印刷お
よびその後焼成までの工程において必要な作業性におい
て選択され、例えば金属粉末組成物100重量部に対し
て、エチルセルローズ1〜15重量部、テレピネオール
100重量部でよい。
配合方法は何ら限定されず、慣用の装置を利用して、予
め調整された金属粉末混合物に有機結合剤溶液を加えて
混練するか、また有機結合剤溶液中に金属粉末を加えて
混合して、均一な分散体とすることができる。重量でB
iは0.1〜2.0%。
Ge0.01〜2.0%、CuO,01〜1.0%。
Cd0.03〜3.0%及び残部がAuからなるもの、
又はこれにS i 0.01〜1.0%を含むものが好
ましい。
本発明のメタライズペーストは、公知の技法によって炭
化ケイ素セラミックス焼結体に適用され焼成される。焼
成は金の融点より低い温度で行ない、温度750℃〜9
50℃、なるべくは850〜900℃において、圧縮空
気中で行なわれることが好ましい。酸化雰囲気中で焼成
することにより接着性の高いAuメタライズ層が形成さ
れ、ビール強度で1 、5 kg / 5 rrn以上
のものを得ることができる。酸化雰囲気での焼成によっ
て添加されたCdが焼結体との界面で互いに酸化物層を
形成し、反応して強固に接合するものである。Auメタ
ライズ層中には若干の酸化物が残留するが、はとんど問
題ないものである。また、他の添加元素も同様に界面で
酸化物を形成し、接着を高める。
本発明のメタライズペーストは、厚膜混成集積回路の形
成ばかりでなく、機器の構造部における接合用にも適す
る。
炭化ケイ素焼結体はBe、Be化合物又はBNを含む電
気絶縁性焼結体が好ましく、室温で1010Ω−以上の
比抵抗及び0.2caQ / cs ・see・℃以上
の熱伝導率を有するものが好ましい。特にBe又はBe
化合物はBeとして0.1〜3.5重量%を含むものが
好ましい。焼結体は理論密度の90%以上、特に98%
以上のものが好ましい。
本発明は、電気絶縁性炭化ケイ素焼結体からなる基板上
に載置した半導体素子と、該半導体素子を取り囲み、前
記基板上に載置されたスペーサと、該スペーサに設けら
れたリードフレームと、該リードフレームと半導体素子
とを電気的に接続する配線と、前記リードフレーム上に
設けられたフランジと、前記半導体素子が該フランジ上
に設けられたキャップによって気密封止される半導体パ
ッケージにおいて、前記半導体素子は金を主成分とし、
少量のカドミウムを含む金属層によって前記基板上に接
合されていることを特徴とする。
更に本発明は、電気絶縁性炭化ケイ素焼結体からなる基
板上に載置された半導体素子、厚膜導体。
厚膜抵抗体及び容量素子を有し、前記素子と厚膜導体と
が金属細線によって金属細線によって電気的に接続され
ている半導体モジュールにおいて前記半導体素子は金を
主成分とし、少量のカドミウムを含む金属層によって前
記基板上に接合されていることを特徴とする。
本発明は、電気絶縁性炭化ケイ素焼結体からなる基板上
に載置された半導体素子及びリードフレームを有し、前
記素子とリードフレームを金属細線によって電気的に接
続され、前記半導体素子が前記リードフレームと基板上
に設けられたキャップによって気密封止される半導体パ
ッケージにおいて、前記半導体素子は金を主成分と主成
分とし、少量のガドミウムを含む金属層によって前記基
板上に接合されてることを特徴とする。炭化ケイ素焼結
体からなる基板は、前記半導体素子が載置される反対面
側がくし歯状の冷却フィンが一体に形成したもの、また
平板状の基板の前記半導体素子が載置される反対面側に
金属製冷却フィンが接合したものが好ましい。金属製冷
却フィンは樹脂によって接合することができる。
本発明は、電気絶縁性炭化ケイ素焼結体からなる基板上
に載置した半導体素子と、該半導体素子を取り囲み、前
記基板上に載置された配線基板と、前記素子と前記配線
基板上に設けられた端子とを金属配線によって電気的に
接続され、前記素子を前記配線基板上に設けられたキャ
ップによって気密封止され、前記配線基板の前記焼結体
からなる基板との接合面の反対側に電気的に接続するピ
ンが配置されているピングリットアレイ半導体装置にお
いて、前記半導体素子は金成分を主成分とし、少量のカ
ドミウムを含む金属層によって前記焼結体からなる基板
上に接合されていることを特徴とする。配線基板はセラ
ミック焼結体からなる多層板が好ましく、アルミナ、ム
ライト系、シリカガラス系焼結体が好ましい。
本発明は、電気絶縁性炭化ケイ素焼結体からなる基板上
に半導体素子が設けられた半導体装置において、前記素
子は金を主成分とし、少量のカドミウムを含む金属層に
よって接合されていることを特徴とする。金属層は金9
0重量%以上及びカドミウム0.03〜3.O,ビスマ
ス0.1〜2.0%及び銅0.01〜1.0%、ゲルマ
ニウム0.01〜2.0%及びシリコン0.01〜1.
0%の少くとも1種とからなるもの、重量で金90%以
上、カドミウム0.03〜3.0%、ビスマス0.1〜
2.0%及び銅0.01〜1.0%からなるもの、及び
重量で金90%以上、カドミウム0.03〜0.03%
、ビスマス0.1〜2.0%、銅0.01〜1.0%及
びゲルマニウム0.01〜2.0%からなるものが好ま
しい。
〔実施例〕 実施例1 第1表に示す組成のメタライズペースト金属成分の粉末
(粒子径的1μm)を秤取し、V型ミキサーを用いて混
合した。
第  1  表 金属粉末混合物に、有機結合材としてエチルセルローズ
を濃度5%を含むテレピネオール溶液を金属成分100
重量部に対し20重量部の割合で添加し混練して、スラ
リー状のメタライズペーストを調整した。
次に、予め脱脂洗清処理したベリリア2重量%含有する
理論密度の99%を有する炭化ケイ素焼結体からなるセ
ラミックス基板の上に、該メタライズペーストをスクリ
ーン印刷したのち、大気中で120℃で10分間加熱乾
燥した後、830〜900℃で9分加熱し焼成した。
こうして作成された試料について、メタライズ部の基板
との密着状況を知るために、下記によって試験した。
まず、前述の炭化ケイ素セラミックス基板(寸法21.
6nn角、厚さ0.6mm)上に形成された寸法7rr
n角、厚さ約12μmのメタライズ部に、鉛−50重量
部インジウム合金の半田を用いて、幅5庇、厚さ0.2
11I11の銅帯を接着した試験片を作成した。半田付
けの方法は、予め、前述の鉛−インジウム合金を半田槽
内で230〜250℃に加熱、溶融させておき、前述の
メタライズ部の上に銅帯をのせた状態で、溶融した半田
槽内に2〜3秒間浸漬し、接合させた6試験片は治具を
用いて引張り試験機にとりつけ、基板を固定して、銅帯
の一端を引張りメタライズ層と基板との間で引き剥すこ
とにより、幅5■における接着強さくkg)を測定した
。その結果を表2のaに示す。また、熱疲労試験によっ
てメタライズ部と基板の接着状況を知るために、下記の
条件で熱サイクル、熱衝撃試験を行い、それらの試験後
の接着強さを測定した。まず熱衝撃試験は、試験片をあ
らかじめ加熱したヒートブロックの上に載せて200℃
に加熱させた後、すみやかに氷水(℃)中に入れて5分
間保持し、再度ヒートブロックに載せるというサイクル
で5回行った。熱サイクル試験は、試験片を一55℃に
設定した浴槽中で25分間保持し、室温中に5分間放置
した後、150℃の恒温槽に25分間保持し、更に室温
中で5分間放置するというサイクルで100回繰り返し
行った。熱疲労試験後の試験片も前述と同じ方法で、メ
タライズ層と基板との間で引き剥すことによって接着強
さくkg)を測定した。その結果を第2表のす、cに示
す。また比較例についても同様に接着強さを測定した。
夫々aは焼成のまま、bは熱衝撃、Cは熱サイクル試験
後のデーターである。第2表に示すように、本発明によ
ればCd単独添加したもののビール強度は接合のままで
1.0 kg以上得られ、またCd、Bi、Cu、Ge
を添加したもののビール強度は1.9 kg以上のもの
が得られており、比較例の最大1.2 )cgとほぼ同
等以上の接着強さが得られることがわかる。
第1図は、Cu、Bi及びCd含有量と接着強さとの関
係を示す線図である。図に示す如く本発明のペーストを
使用したCdを添加したものは、その含有量0.05%
以上で1 、5 ’kgkg以上い接着強さが得られて
おり、Cdの添加によって顕著に接着強さが向上するこ
とがわかる。
メタライズ部の半導体素子との接合性を次の方法によっ
て評価した。炭化ケイ素セラミック基板(2J) 上に形成されたメタライズ部(寸法7 mm X 7 
mm、厚さ約12μm)にケイ素半導体素子(低寸法5
 、 Omn X 5 、 Onu )を載置し、全体
をヒータにのせて約430℃に熱するとともに、約39
0℃に熱せられた窒素を基板上に吹きつけることによっ
て周囲と遮断し、該雰囲気中において前記素子を基板に
押圧し、A u −S i合金を形成させて接合させた
次に、メタライズ部に接合した半導体素子に、エポキシ
樹脂を用いて3rrmφのボルドーナツトを接着した試
験片を作成した。該試験片を治具を用いて引張試験機に
とりつけ基板を固定して、メタライズ層と半導体素子と
の間の接着強さくkg)を測定した。その結果を第3表
に示す。aは半導体素子を接合したままのデータである
。比較例についても同様に行ったものである。また、S
j素子搭載後の熱疲労試験における接着状況を知るため
に、熱サイクル、熱衝撃を行った。いずれの試験も前述
の方法で行ない、試験後の試料について、同様の方法で
、メタライズ層と半導体素子との間の接着強さくkg)
を測定した。その結果を第3表のす、cに示す。また比
較例についても同様に示す。
さらに、前述の炭化ケイ素セラミック基板上に形成した
メタライズ部の断面の走査型電子顕微鏡写真と線分析結
果を第2図、第3図に示した。
SiC基板とメタライズの接合面は空孔もなく良く接合
さねている。また、接合界面には線分析結果からもCu
、Cd、Biの濃度の高いピークが表われているように
、反応層を形成し接着を強固にしている。反応層は3〜
5μmであった。
実施例2 次に本発明のペーストを使用して形成したメタライズ層
を有する電気絶縁性SiC焼結体を基板として用いた半
導体装置への応用例について説明する。
第4図は本発明のペーストを使用して形成した半導体パ
ッケージの断面図である。この半導体装置は、実施例1
で記載したSiC焼結体基板10上に、本発明Ha 6
のペーストを用い、大気中、第2表 第3表 850℃で焼成し、メタライズ層11を形成させ、その
上にSi半導体素子12を直接接合したものである。フ
ランジ25とリードフレーム18及びSiC焼結体基板
10とは、各々熱膨張係数が40〜55 X 10−7
/”Cのガラス19によって接合しシールされる。フラ
ンジには熱膨張係数40〜55 X 10−7/℃のセ
ラミックス焼結体又は金属が良く、例えばセラミック焼
結体ではムライト(3AI2zOs・2Sioz )焼
結体が、金属ではコバール(F e −N i −G 
o )が好適である。キャップ20とフランジ25は半
田16によって接合される。キャップ20はコバール(
30wt%N i −17w t%Co −F e合金
)又は42アロイ(42wt%N1〜F e合金)が使
用される。
13はボンデング用ワイヤである。このワイヤはAu、
Cu、AΩが好適である。
第5図はイグナイタ半導体モジュールの断面である。こ
の半導体装置は、実施例1に記載した電気絶縁性SiC
焼結体を用いた基板10上に、本発明のNα6のペース
トを用いて、大気中で、850℃で焼成し、メタライズ
層11を形成させた。このメタライズ層11の上にSi
ペレット12を載置し、押圧して接合した。コンデンサ
17は半田16によって、厚膜導体14に直接接合され
る。
15は厚膜抵抗体、13はボンデング用ワイヤである。
このワイヤは八βが好適である。
第6図は本発明のペーストを使用して形成した放熱フィ
ンなしの論理LSIパッケージの断面図である。前述と
同様に前述のSiC焼結体基板10上に、本発明Nα6
のメタライズペーストを用いてメタライズ層11を形成
した。このメタライズ層11の上には、Si半導体素子
が実施例1で述べた方法と同じ方法によって直接接合さ
れる。
リードフレーム18と基板10及びキャップ20とは熱
膨張係数が40〜55 X 10−7/℃のガラス19
によって接合されシールされる。キャップにはセラミッ
クスが使用される。
第7図は前述の電気絶縁性SiC焼結体からなる放熱フ
ィン21を設けた論理LSIパッケージの断面図である
。この放熱フィン22には、本発明Nα6のペーストを
用いてメタライズ層11が設けられ、その上にSi半導
体素子12が直接接合される。リードフレーム19と放
熱フィン21及びキャップ20とは各々、熱膨張係数が
40〜55 X 10−7/℃のガラスによってシール
される。
キャップ20にはセラミックス、ボンデング用ワイヤに
はAfiが好適である。
第8図は本発明のペーストを使用して形成したAQから
なる放熱フィン23を設けた論理LSIパッケージの断
面図である。この放熱フィン23は樹脂24によって、
SiC焼結体基板10に接合される以外は前述第6図の
ものと同じである。
第9図は、前述の電気絶縁性SiC焼結体からなる基板
10にSi半導体素子12を載置するとともに、セラミ
ック多層配線板1を載置したピングレットアレイ半導体
装置の断面図である。Si半導体素子12は、本発明&
6のペーストを用いてメタライズ層11が設けられ基板
10に接合されている。セラミック多層配線板1には、
外部と接続する金属製のピン2が設けられている。セラ
ミック多層配線板1は、アルミナ焼結体、ムライト系焼
結体、シリカガラス系焼結体等が用いられる。セラミッ
ク多層配線板1と基板10とは各々の表面にメタライズ
層が形成され、ろう3によって接合される。
〔発明の効果〕
以上の如く、カドミウムを配合した本発明によれば、半
導体素子と接着性を強め、該素子との接着後の熱疲労に
よる特性の劣化を抑制する顕著な効果が得られる。また
、金を主成分とし、カドミウム、ビスマス、銅及びゲル
マニウムを配合した本発明のメタライズペーストは、炭
化ケイ素セラミックスを基板として厚膜混成集積回路を
形成するうえで、きわめて有用である。
【図面の簡単な説明】
第1図は本発明の実施例及び比較例における厚膜焼成後
の接着強さ特性図、第2図および第3図は本発明のペー
ストの厚膜焼成後の断面の走査型電子顕微鏡写真と線分
析図、第4図、第5図、第6図、第7図、第8図、第9
図は本発明の5iC焼結体を適用した各種半導体装置の
断面図である。 1・・・セラミック多層配線板、2・・・ピン、3・・
・ろう、10・・・SiC焼結体基板、11・・・メタ
ライズ層、12・・・Si半導体素子、13・・・ボン
デング用ワイヤ、14・・・厚膜導体、15・・・厚膜
抵抗体、16・・・半田、17・・・コンデンサ、18
・・・リードフレーム、19・・・ガラス、20・・・
キャップ、21.23・・・放Cu、B−又(よ C改
(7,〕 躬2−図 手続補正書(方式) 昭和61年12月1a

Claims (1)

  1. 【特許請求の範囲】 1、金粉末を主成分とし、少量のカドミウム粉末を含む
    混合粉末を有機結合剤溶液中に均一に分散させてなるこ
    とを特徴とする炭化ケイ素焼結体用メタライズペースト
    。 2、特許請求の範囲第1項において、金粉末90重量%
    以上及びカドミウム粉末0.03〜3.0重量%を含む
    混合粉末からなる炭化ケイ素焼結体用メタライズペース
    ト。 3、金粉末を主成分とし、少量のカドミウムと、少量の
    ビスマス、ゲルマニウム、シリコン及び銅粉末とを含む
    混合粉末を有機結合剤溶液中に均一に分散させてなるこ
    とを特徴とする炭化ケイ素焼結体用メタライズペースト
    。 4、特許請求の範囲第3項記載において、前記混合粉末
    の組成が金90重量%以上、カドミウム0.01〜3.
    0重量%、ビスマス0.1〜2.0重量%、シリコン0
    .01〜1.0重量%及び銅0.01〜1.0重量%を
    含む炭化ケイ素焼結体用メタライズペースト。 5、特許請求の範囲第3項記載において、前記混合粉末
    の組成が金90重量%以上、ビスマス0.1〜2.0重
    量%、銅0.01〜1.0重量%、ゲルマニウム0.0
    1〜2.0重量%及びカドミウム0.03〜3.0重量
    %を含む炭化ケイ素焼結体用メタライズペースト。 6、電気絶縁性炭化ケイ素焼結体からなる基板上に載置
    した半導体素子と、該半導体素子を取り囲み、前記基板
    上に載置されたスペーサと、該スペーサ上に設けられた
    リードフレームと、該リードフレームと半導体素子とを
    電気的に接続する細線と、前記リードフレーム上に設け
    られたフランジと、前記半導体素子が該フランジ上に設
    けられたキャップによつて気密封止される半導体パッケ
    ージであり、前記半導体素子は金を主成分とし、少量の
    カドミウムを含む金属層によつて前記基板上に接合され
    ていることを特徴とする半導体装置。 7、電気絶縁性炭化ケイ素焼結体からなる基板上に載置
    された半導体素子、厚膜導体、厚膜抵抗及び容量素子を
    有し、前記素子と厚膜導体とが金属細線によつて電気的
    に接続されている半導体モジュールにおいて、前記半導
    体素子は金を主成分とし、少量のカドミウムを含む金属
    層によつて前記基板上に接合されていることを特徴とす
    る半導体装置。 8、電気絶縁性炭化ケイ素焼結体からなる基板上に載置
    された半導体素子及びリードフレームを有し、前記素子
    とリードフレームとは金属細線によつて電気的に接続さ
    れ、前記半導体素子が前記リードフレームと基板上に設
    けられたキャップによつて気密封止される半導体パッケ
    ージにおいて、前記半導体素子は金を主成分とし、少量
    のカドミウミを含む金属層によつて前記基板上に接合さ
    れていることを特徴とする半導体装置。 9、特許請求の範囲の第8項において、前記基板は前記
    半導体素子が載置される反対面側がくし歯状の冷却フィ
    ン形状を有する半導体装置。 10、特許請求の範囲第8項において、前記基板の前記
    半導体素子が載置される反対側面に金属製冷却フィンが
    接合されている半導体装置。 11、電気絶縁性炭化ケイ素焼結体からなる基板上に載
    置した半導体素子と、該半導体素子を取り囲み、前記基
    板上に載置された配線基板と、前記素子と前記配線基板
    上に設けられた端子とを金属配線によつて電気的に接続
    され、前記素子を前記配線基板上に設けられたキャップ
    によつて気密封止され、前記配線基板の前記焼結体から
    なる基板との接合面の反対面側に電気的に接続するピン
    が配置されているピンクリットアレイ半導体装置におい
    て、前記半導体素子は金成分を主成分とし、少量のカド
    ミウムを含む金属層によつて前記焼結体からなる基板上
    に接合されていることを特徴とする半導体装置。 12、特許請求の範囲第11項において、前記配線基板
    はセラミック焼結体からなる多層板である半導体装置。 13、電気絶縁性炭化ケイ素焼結体からなる基板上に金
    を主成分とし、少量のカドミウムを含む金属層が形成さ
    れ、前記基板と金属層との界面にカドミウムとシリコン
    との酸化物層が形成されていることを特徴とする半導体
    装置用基板。 14、特許請求の範囲第13項において、前記金属層は
    金90重量%以上及びカドミウム0.01〜3.0重量
    %を含む合金からなる半導体装置用基板。 15、電気絶縁性炭化ケイ素焼結体からなる基板上に金
    を主成分とし、少量のカドミウムと、少量のビスマス、
    ゲルマニウム、銅及びシリコンの少くとも1種を含む金
    属層が形成されていることを特徴とする半導体装置用基
    板。 16、特許請求の範囲第15項において、重量で金90
    %以上と、カドミウム0.03〜3.0%と、ビスマス
    0.1〜2.0%、銅0.01〜1.0%、ゲルマニウ
    ム0.01〜2.0%及びシリコン0.01〜1.0%
    の少なくとも1種とからなる半導体装置用基板。 17、特許請求の範囲第15項において前記金属層は重
    量で金90%以上、カドミウム0.03〜3.0%、ビ
    スマス0.1〜2.0%及び銅0.01〜1.0%から
    なる半導体装置用基板。 18、特許請求の範囲第15項において、前記金属層は
    重量で金90%以上、カドミウム0.03〜3.0%、
    ビスマス0.1〜2.0%、銅0.01〜1.0%及び
    ゲルマニウム0.01〜2.0%からなる半導体装置用
    基板。
JP21391286A 1986-09-12 1986-09-12 炭化ケイ素焼結体用メタライズペ−スト及び半導体装置 Pending JPS6369785A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21391286A JPS6369785A (ja) 1986-09-12 1986-09-12 炭化ケイ素焼結体用メタライズペ−スト及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21391286A JPS6369785A (ja) 1986-09-12 1986-09-12 炭化ケイ素焼結体用メタライズペ−スト及び半導体装置

Publications (1)

Publication Number Publication Date
JPS6369785A true JPS6369785A (ja) 1988-03-29

Family

ID=16647089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21391286A Pending JPS6369785A (ja) 1986-09-12 1986-09-12 炭化ケイ素焼結体用メタライズペ−スト及び半導体装置

Country Status (1)

Country Link
JP (1) JPS6369785A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3276652A3 (de) * 2015-04-02 2018-04-25 Heraeus Deutschland GmbH & Co. KG Verfahren zum herstellen einer substratanordnung mit einem klebevorfixiermittel, entsprechende substratanordnung, verfahren zum verbinden eines elektronikbauteils mit einer substratanordnung mit anwendung eines auf dem elektronikbauteil und/oder der substratanordnung aufgebrachten klebevorfixiermittels und mit einer substratanordnung verbundenes elektronikbauteil

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3276652A3 (de) * 2015-04-02 2018-04-25 Heraeus Deutschland GmbH & Co. KG Verfahren zum herstellen einer substratanordnung mit einem klebevorfixiermittel, entsprechende substratanordnung, verfahren zum verbinden eines elektronikbauteils mit einer substratanordnung mit anwendung eines auf dem elektronikbauteil und/oder der substratanordnung aufgebrachten klebevorfixiermittels und mit einer substratanordnung verbundenes elektronikbauteil

Similar Documents

Publication Publication Date Title
US4172919A (en) Copper conductor compositions containing copper oxide and Bi2 O3
EP0153737B1 (en) Circuit substrate having high thermal conductivity
KR970008549B1 (ko) 높은 열 사이클 접착력 및 노화 접착력을 위한 은 풍부 전도체 조성물
KR970010893B1 (ko) 동력학적 땜납 페이스트 조성물
US5165986A (en) Copper conductive composition for use on aluminum nitride substrate
JPS6254206B2 (ja)
JPS61248302A (ja) 炭化ケイ素焼結体用メタライズペ−スト
JPS6369785A (ja) 炭化ケイ素焼結体用メタライズペ−スト及び半導体装置
GB2103250A (en) Silver-filled glass
JPH051562B2 (ja)
JP2783577B2 (ja) 金属―セラミックス接合用ろう材ペースト及び電子部品
JPH0737420A (ja) 導体ペースト組成物及びそれを用いた回路基板
KR970004545B1 (ko) 금 전도체 조성물
JPH0238557B2 (ja)
JP3134234B2 (ja) メタライズ基板及びその製造方法
JPH06342965A (ja) セラミックス回路基板及びその製造方法
JPH01317183A (ja) 低熱膨張基板用メタライズ組成物
JP2918642B2 (ja) 導電ペースト
JPH0368483B2 (ja)
JPS60137883A (ja) 炭化ケイ素焼結体用メタライズペ−スト
JPS62237605A (ja) 厚膜ペ−スト
JPS60131886A (ja) 炭化ケイ素焼結体用メタライズペ−スト
JPS59217686A (ja) 炭化ケイ素焼結体用メタライズペ−スト
JPH04280880A (ja) メタライザ及びセラミックスメタライズ基板
JPH0368486B2 (ja)