JPS6367377B2 - - Google Patents
Info
- Publication number
- JPS6367377B2 JPS6367377B2 JP55161744A JP16174480A JPS6367377B2 JP S6367377 B2 JPS6367377 B2 JP S6367377B2 JP 55161744 A JP55161744 A JP 55161744A JP 16174480 A JP16174480 A JP 16174480A JP S6367377 B2 JPS6367377 B2 JP S6367377B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- circuit
- communication control
- signal line
- internal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004891 communication Methods 0.000 claims description 31
- 230000005540 biological transmission Effects 0.000 claims description 17
- 244000145845 chattering Species 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 8
- 230000002265 prevention Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 4
- 238000011084 recovery Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Small-Scale Networks (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】
本発明は通信制御装置におけるデータ信号の送
受信について、受信フレームの同期はずれが生じ
た場合にその対処として通信制御装置内に側路を
設定する構成に関する。
受信について、受信フレームの同期はずれが生じ
た場合にその対処として通信制御装置内に側路を
設定する構成に関する。
通信制御装置が伝送路により縦続に接続された
フレーム同期方式のデータ通信システムでは、運
用中にフレーム同期信号の同期はずれが生じた場
合、悪影響の局所化と、システムの迅速な平常化
すなわち同期の確立が重要である。システム立ち
上げ時、あるいは通信制御装置や伝送路に障害が
起きた後に障害原因が除かれた場合も同様であ
る。
フレーム同期方式のデータ通信システムでは、運
用中にフレーム同期信号の同期はずれが生じた場
合、悪影響の局所化と、システムの迅速な平常化
すなわち同期の確立が重要である。システム立ち
上げ時、あるいは通信制御装置や伝送路に障害が
起きた後に障害原因が除かれた場合も同様であ
る。
一般に通信制御装置を縦続したデータ通信シス
テムでは、通信制御装置は受信した信号を装置内
部で処理し、次段の装置へ次々と送信する方式が
とられているが、従来の通信制御装置は側路設定
機能を有しないか、またはその機能があつてもフ
レーム同期方式に適合したものでなかつた。例え
ば、装置障害の場合に側路を設定する方式では、
障害が修復されない限り自動的に復旧することは
出来ず、フレーム同期方式に対し適用できない。
かつ、側路を設定すると信号が装置内部処理によ
る遅延を受けなくなるため、次段以降の装置に対
して新たな同期外れの原因となり、対策として望
ましいものではない。また、グループポーリング
方式において通信制御装置からの応答の有無によ
つて装置内径路を切替える方式は、正常処理の一
環であつて、フレーム同期はずれという異常時の
処理には適用できず、またシステム立ち上げや障
害からの回復時にも適用できない。すなわち、フ
レーム同期方式において同期はずれが生じた場合
に従来は適当な対処がなく、次段以降の通信制御
装置およびそれらに接続されている端末装置に悪
影響を及ぼすという問題があつた。
テムでは、通信制御装置は受信した信号を装置内
部で処理し、次段の装置へ次々と送信する方式が
とられているが、従来の通信制御装置は側路設定
機能を有しないか、またはその機能があつてもフ
レーム同期方式に適合したものでなかつた。例え
ば、装置障害の場合に側路を設定する方式では、
障害が修復されない限り自動的に復旧することは
出来ず、フレーム同期方式に対し適用できない。
かつ、側路を設定すると信号が装置内部処理によ
る遅延を受けなくなるため、次段以降の装置に対
して新たな同期外れの原因となり、対策として望
ましいものではない。また、グループポーリング
方式において通信制御装置からの応答の有無によ
つて装置内径路を切替える方式は、正常処理の一
環であつて、フレーム同期はずれという異常時の
処理には適用できず、またシステム立ち上げや障
害からの回復時にも適用できない。すなわち、フ
レーム同期方式において同期はずれが生じた場合
に従来は適当な対処がなく、次段以降の通信制御
装置およびそれらに接続されている端末装置に悪
影響を及ぼすという問題があつた。
本発明の目的は、上記問題の解決、すなわちフ
レーム同期方式のデータ通信方式において、同期
はずれが生じた場合の次段以降の通信制御装置と
端末装置へ同期はずれの波及する機会を減少し、
かつ電源投入時および通信制御装置や伝送路の障
害からの回復時のシステム立ち上げを迅速化する
手段を提供することにある。
レーム同期方式のデータ通信方式において、同期
はずれが生じた場合の次段以降の通信制御装置と
端末装置へ同期はずれの波及する機会を減少し、
かつ電源投入時および通信制御装置や伝送路の障
害からの回復時のシステム立ち上げを迅速化する
手段を提供することにある。
本発明は、上記目的を達成するための、通信制
御装置の次の構成である。すなわち、 フレーム同期方式のデータ通信システムに使用
し、受信部、内部処理部、送信部、側路から構成
し、受信部は、内部処理部と側路とに並列に入力
信号を伝送し、 側路は、内部処理部の処理によつて生ずると等
しい時間の遅延を与える遅延回路を備え、 送信部は、内部処理部が検出した同期はずれ、
または保守等の側路選択要求に基く選択回路制御
信号によつて作動する選択回路を備え、 選択回路は、平常は内部処理部の出力を出側伝
送路に接続し、また作動時には前記側路を出側伝
送路に接続する、 ことを特徴とする通信制御装置の構成である。
御装置の次の構成である。すなわち、 フレーム同期方式のデータ通信システムに使用
し、受信部、内部処理部、送信部、側路から構成
し、受信部は、内部処理部と側路とに並列に入力
信号を伝送し、 側路は、内部処理部の処理によつて生ずると等
しい時間の遅延を与える遅延回路を備え、 送信部は、内部処理部が検出した同期はずれ、
または保守等の側路選択要求に基く選択回路制御
信号によつて作動する選択回路を備え、 選択回路は、平常は内部処理部の出力を出側伝
送路に接続し、また作動時には前記側路を出側伝
送路に接続する、 ことを特徴とする通信制御装置の構成である。
上記の遅延回路は、選択回路の作動結果によつ
て次段装置への信号が乱され同期はずれの原因と
ならないようにする目的を有し、また側路は、内
部処理部に並列に設定し、常に当該通信制御装置
がシステムから切離されないように接続する。
て次段装置への信号が乱され同期はずれの原因と
ならないようにする目的を有し、また側路は、内
部処理部に並列に設定し、常に当該通信制御装置
がシステムから切離されないように接続する。
なお、選択回路の作動状態からの回復は、前記
選択回路制御信号の消失によつて行われるが、同
期はずれの一時的回復による動作の不安定を避け
るためにはチヤタリング防止回路が有効である。
選択回路制御信号の消失によつて行われるが、同
期はずれの一時的回復による動作の不安定を避け
るためにはチヤタリング防止回路が有効である。
以下本発明の実施例を図に従つて説明する。
第1図は本発明を適用した実施例で通信制御装
置の伝送路近辺のブロツク構成図。第2図は第1
図の送信部4の本発明に関する部分の回路の実施
例、第3図は第2図のチヤタリング防止回路13
の入力出力の波形、Aは同期回路5にて検出され
る同期はずれ信号波形、Bはチヤタリング防止回
路13を通り成形された信号波形である。この実
施例では、内部処理部は同期回路5とデータ処理
部6から構成する。
置の伝送路近辺のブロツク構成図。第2図は第1
図の送信部4の本発明に関する部分の回路の実施
例、第3図は第2図のチヤタリング防止回路13
の入力出力の波形、Aは同期回路5にて検出され
る同期はずれ信号波形、Bはチヤタリング防止回
路13を通り成形された信号波形である。この実
施例では、内部処理部は同期回路5とデータ処理
部6から構成する。
図において受信部2ではブロツク及び受信デー
タの再成及び同期回路5と遅延回路3への信号の
送出を行なつている。同期回路5へ供給されたク
ロツク及び受信データより同期回路5にてフレー
ム同期をとり同期化した信号をデータ処理部6へ
送る。データ処理部6ではこの信号を処理して、
次段の通信制御装置に送る必要のある信号は信号
線9を経て送信部4に送る。一方、遅延回路3
は、信号に内部処理(同期回路5とデータ処理部
6での処理)によつて生ずる遅延時間と等しい時
間の遅延を与えて、送信部4に送る。
タの再成及び同期回路5と遅延回路3への信号の
送出を行なつている。同期回路5へ供給されたク
ロツク及び受信データより同期回路5にてフレー
ム同期をとり同期化した信号をデータ処理部6へ
送る。データ処理部6ではこの信号を処理して、
次段の通信制御装置に送る必要のある信号は信号
線9を経て送信部4に送る。一方、遅延回路3
は、信号に内部処理(同期回路5とデータ処理部
6での処理)によつて生ずる遅延時間と等しい時
間の遅延を与えて、送信部4に送る。
送信部4は、選択回路15を備え、平常は内部
処理部からの出力信号線9を選択して出側伝送路
1′に接続する。しかし、同期回路5が同期はず
れを検出した場合は、同期はずれを示す信号線1
0、チヤタリング防止回路13、論理和回路14
を経由した選択回路制御信号によつて選択回路1
5は作動し、遅延回路3を経た側路7を選択して
出側伝送路1′に接続する。また、保守都合等の
要求の場合、信号線11に側路選択要求信号を送
ると、論理和回路14を経て同様の選択を行うこ
とができる。
処理部からの出力信号線9を選択して出側伝送路
1′に接続する。しかし、同期回路5が同期はず
れを検出した場合は、同期はずれを示す信号線1
0、チヤタリング防止回路13、論理和回路14
を経由した選択回路制御信号によつて選択回路1
5は作動し、遅延回路3を経た側路7を選択して
出側伝送路1′に接続する。また、保守都合等の
要求の場合、信号線11に側路選択要求信号を送
ると、論理和回路14を経て同様の選択を行うこ
とができる。
同期回路5により検出される同期はずれ信号1
0は一般に第3図Aの如くパルス状になるのでこ
れをチヤタリング防止回路13を介することによ
り第3図Bに示す如く成形される。又同期はずれ
が復帰するとその状態がある時間第3図Bに示す
t以上続いて初めて同期はずれが無いレベルに戻
すようにしてある。これにより擬似同期などの悪
影響を防いでいる。
0は一般に第3図Aの如くパルス状になるのでこ
れをチヤタリング防止回路13を介することによ
り第3図Bに示す如く成形される。又同期はずれ
が復帰するとその状態がある時間第3図Bに示す
t以上続いて初めて同期はずれが無いレベルに戻
すようにしてある。これにより擬似同期などの悪
影響を防いでいる。
本発明の効果は、以上の実施例説明で明かなよ
うに、通信制御装置を縦続接続したデータ通信シ
ステムにおいて、1通信制御装置内部で同期はず
れが生じた場合、その通信制御装置内に設定した
側路を経て前段装置からの信号を伝送するので、
次段以降の通信制御装置は同期はずれの影響を受
けないで済む。また、システム立ち上げの際、あ
るいは通信制御装置間の伝送路に障害が生じた後
に障害原因が除かれたときには、各装置は側路を
設定するので並行的に同期確立を開始し、従つて
従来は通信制御装置が1装置ずつ縦続的に同期を
確立するためシステム全体の同期確立所要時間が
長かつたものが、本発明によれば短縮される効果
がある。
うに、通信制御装置を縦続接続したデータ通信シ
ステムにおいて、1通信制御装置内部で同期はず
れが生じた場合、その通信制御装置内に設定した
側路を経て前段装置からの信号を伝送するので、
次段以降の通信制御装置は同期はずれの影響を受
けないで済む。また、システム立ち上げの際、あ
るいは通信制御装置間の伝送路に障害が生じた後
に障害原因が除かれたときには、各装置は側路を
設定するので並行的に同期確立を開始し、従つて
従来は通信制御装置が1装置ずつ縦続的に同期を
確立するためシステム全体の同期確立所要時間が
長かつたものが、本発明によれば短縮される効果
がある。
第1図は本発明を適用した実施例で通信制御装
置の伝送路近辺のブロツク構成図、第2図は第1
図の送信部4の本発明に関する部分の回路の実施
例、第3図は第2図のチヤタリング防止回路13
の入力、出力の波形でAは同期回路5にて検出さ
れた同期はずれ信号波形、Bはチヤタリング防止
回路13を通り成形された信号波形である。図中
1,1′は伝送路、2は受信部、3は遅延回路、
4は送信部、5は同期回路、6はデータ処理部、
7は側路、8は選択回路制御信号の信号線、9は
データ処理部6の出力信号線、10は同期はずれ
を示す信号線、11は他の側路選択要求の信号
線、12は出力信号端子、13はチヤタリング防
止回路、14は論理和回路、15は選択回路、1
6はチヤタリング防止回路13を通り成形された
信号の信号線である。
置の伝送路近辺のブロツク構成図、第2図は第1
図の送信部4の本発明に関する部分の回路の実施
例、第3図は第2図のチヤタリング防止回路13
の入力、出力の波形でAは同期回路5にて検出さ
れた同期はずれ信号波形、Bはチヤタリング防止
回路13を通り成形された信号波形である。図中
1,1′は伝送路、2は受信部、3は遅延回路、
4は送信部、5は同期回路、6はデータ処理部、
7は側路、8は選択回路制御信号の信号線、9は
データ処理部6の出力信号線、10は同期はずれ
を示す信号線、11は他の側路選択要求の信号
線、12は出力信号端子、13はチヤタリング防
止回路、14は論理和回路、15は選択回路、1
6はチヤタリング防止回路13を通り成形された
信号の信号線である。
Claims (1)
- 【特許請求の範囲】 1 複数個の通信制御装置を伝送路により縦続
し、フレーム同期方式によつて信号を伝送するデ
ータ通信システムに使用し、 受信部2と、内部処理部5および6と、送信部
4と、側路7より構成する通信制御装置におい
て、 前記受信部2は、前記内部処理部と前記側路と
に並列に入力信号を伝送する構成を有し、 前記側路7は、前記内部処理部5および6の処
理によつて生ずると等しい時間の遅延を与える遅
延回路3を経由し、 前記送信部4は、前記内部処理部が検出した同
期はずれを示す信号線10または他の側路選択要
求信号線11を経て与えられる選択回路制御信号
によつて作動する選択回路15を備え、 前記同期はずれを示す信号線10は、同期はず
れ信号を一定時間保持することにより成形するチ
ヤタリング防止回路13を経由し、 前記選択回路15は、平常は前記内部処理部の
出力信号線9を選択して出側伝送路1′に接続し、
また作動時には前記側路7を選択して出側伝送路
1′に接続する ことを特徴とする通信制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55161744A JPS5784645A (en) | 1980-11-17 | 1980-11-17 | By-pass circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55161744A JPS5784645A (en) | 1980-11-17 | 1980-11-17 | By-pass circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5784645A JPS5784645A (en) | 1982-05-27 |
JPS6367377B2 true JPS6367377B2 (ja) | 1988-12-26 |
Family
ID=15741054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP55161744A Granted JPS5784645A (en) | 1980-11-17 | 1980-11-17 | By-pass circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5784645A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2540694B1 (fr) * | 1983-02-07 | 1988-05-13 | Trt Telecom Radio Electr | Systeme de telecommunication en boucle a multiplex temporel comportant une premiere et une deuxieme lignes de transmission |
JPS60232738A (ja) * | 1984-05-04 | 1985-11-19 | Iwatsu Electric Co Ltd | ル−プ形伝送システム |
JPS61255142A (ja) * | 1985-05-08 | 1986-11-12 | Nec Corp | ビツト付加装置 |
JPS6462929A (en) * | 1987-09-02 | 1989-03-09 | Nec Corp | Repeater |
JPH02143737A (ja) * | 1988-11-25 | 1990-06-01 | Nec Corp | ディジタル無線中継装置 |
JPH0433438A (ja) * | 1990-05-30 | 1992-02-04 | Fujitsu Ltd | ローカルエリアネットワークの伝送路切り換え方式 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4940640A (ja) * | 1972-08-24 | 1974-04-16 | ||
JPS5231629A (en) * | 1975-06-20 | 1977-03-10 | Fuji Electric Co Ltd | Data communiction system |
JPS5336118A (en) * | 1976-09-16 | 1978-04-04 | Fujitsu Ltd | Loop transmission system |
-
1980
- 1980-11-17 JP JP55161744A patent/JPS5784645A/ja active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4940640A (ja) * | 1972-08-24 | 1974-04-16 | ||
JPS5231629A (en) * | 1975-06-20 | 1977-03-10 | Fuji Electric Co Ltd | Data communiction system |
JPS5336118A (en) * | 1976-09-16 | 1978-04-04 | Fujitsu Ltd | Loop transmission system |
Also Published As
Publication number | Publication date |
---|---|
JPS5784645A (en) | 1982-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH039667B2 (ja) | ||
JPS6367377B2 (ja) | ||
JP2513919B2 (ja) | 構成制御装置の再構成機能停止防止方式 | |
WO1995024078A3 (en) | Hierarchical synchronization method | |
CA2083635C (en) | Digital signal hardware protection switching | |
JP3358801B2 (ja) | 送信バースト受信モニタ回路 | |
JPS61247142A (ja) | デジタル伝送路切換方式 | |
JP2001136234A (ja) | バルク伝送装置およびオートフォールバック方法 | |
JP2727778B2 (ja) | 高速回線終端回路 | |
JP3010804B2 (ja) | 従属同期方式 | |
JP2906846B2 (ja) | リング状データ通信方式 | |
JP2864530B2 (ja) | フレーム同期監視方式 | |
JPH0661986A (ja) | クロック切替方式 | |
JP2000049841A (ja) | 通信システム | |
JPH0231543A (ja) | 信号切替方式 | |
JP2877825B2 (ja) | 多重化装置の警報転送方式 | |
JPH02224531A (ja) | 伝送路切り替え方式 | |
JPH01109943A (ja) | 信号切替方式 | |
JPH05292045A (ja) | 中間中継装置 | |
JPH0630013A (ja) | ネットワーク制御装置 | |
JPS598099B2 (ja) | ル−プ状光伝送システムにおける端末局の端末局分離装置 | |
JPS5933976A (ja) | フレ−ム同期パタ−ン自動選択方式 | |
JPS63240142A (ja) | 警報制御回路 | |
JPS62137937A (ja) | 回線切替方式 | |
JPH0669180B2 (ja) | ル−プ伝送装置 |