JPS6365736A - 交換システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は分散制御交換システム、より詳細には、分散制
御交換システムの制御ユニット間で制御情報を通信する
ための装置に関する。

光夙■夜五煎賀見 格納プログラム制御通信システムはメモリ内に格納され
たプログラムに応答して交換機能を制御するある形式の
知能を持つ。歴史的には、格納プログラム制御通信シス
テムは全システムの制御のための単一の処理実体を含ん
だ。技術及び設計の進化に伴って、より複雑なシステム
機能及び決定のために主処理実体の処理時間を確保する
ためにある日常的な機能を別個に実行する必要性が生じ
てきた。今日においては、幾つかのより複雑なシステム
機能及び決定の実行をも複雑の知能プロセッサに分散す
るシステムが設計されるに至っている。

交換システムの制御戦略の進化を通じて、各種の処理実
体が相互通信するような方向に変化が起ってきた。ある
システムはプロセッサ間の全ての通信のために使用され
る別個の制御バスを提供する。またあるシステムは交換
システムの通信経路を使用して分散システム　プロセッ
サと制御情報の翻訳及び交換システム全体の動作を指令
する中央コントロールとの間の通信経路を提供する。し
かし、これら周知のシステムは複雑で実現に非常に時間
を要する動作を必要とする。さらに、これらシステムは
これらが分散プロセッサの指令を中央コントローラに依
存するため分散処理の長所を完全に生ずことができない
。

１９８２年３月３０日付けでＨ，Ｊ、ベウスチ＋　（Ｉ
ｌ、　Ｊ、　Ｂｅｕｓｃｈｅｒ）らに公布された合衆国
特許第４，３２２，８４３号による制御情報通信装置は
以前の構造の複雑さ及び長時間を要する動作の欠点を克
服する一方においてプロセッサ間通信の利点を達成する
。ベウスチ＋　（Ｈ，Ｊ、　Ｂｅｕｓｃｈｅｒ）らの特
許の一例としての実施態様においては、制御ユニットが
ある交換システム通信経路を通じて制御メツセージある
いは複数の制御語から成るパケットを介して相互通信す
る。システム内に含まれる制御分配ユニットが受信され
た制御語を制御パケットに集め、これら制御パケットの
全てを１つの共有メモリに格納する。これら制御パケッ
トは次にこれらパケットを個別にこの共有メモリからパ
ケット見出しによって定義される着信先制御ユニットに
送信するために適当な設備に転送することによって逐次
的にパケット交換する。しかし、バケッＩ・交換が逐次
的に遂行されることから、制御分配ユニットの制御パケ
ット交換能力が大きく制約される。この制約はシステム
制御プロセッサが統合サービス　デジタル’ｆ１４　（
ｉｎｔｅｇｒａｔｅｄ　ｓｅｒｖｉｃｅｄｉｇｉｔａｌ
　ｎｅｔｗｏｒｋ　　Ｉ　Ｓ　ＤＮ）機能と関連する機
能を実現するために使用されたとき特に重大な問題とな
る。

つまり、先行技術における１つの問題として周知の分散
制御交換システム内のプロセッサ間制御通信に使用され
る逐次パケット交換設備に能力の限界があることがわか
る。

発明の概要 これら問題の解決及び技術上の進歩が本発明の原理によ
る一例としての分散制御交換システムによって解決され
る。本発明による交換システムにおいては、システム交
換モジュール内の制御ユニットは高速入りパケット　チ
ャネルを介してモジュール間制御パケットをモジュール
間パケットスイッチに送信することによって高速通信す
る。

モジュール間パケット通信は、このモジュール間制御パ
ケットを独立した経路を介して着信先制御ユニットに送
出するために高遠出パケット　チャネルに逐次的ではな
く同時パケット交換する。モジュール間パケット　スイ
ッチの異なる制御ユニット間で複数のパケット流を同時
に運ぶことのできるこの能力はシステムの制御通信能力
を大きく向上させ、結果として、システムの呼処理能力
を向上させ、またシステム制御ユニットによって実現可
能な機能の多様化を可能とする。

本発明による交換システムは個々が複数のアクセス　ポ
ートを持つ複数の交換モジュールを含む。

入り及び出パケット　チャネルが個々の交換モジュール
とモジュール間パケット　スイッチの間に延びる。個々
の交換モジュールはアクセス　ポートへあるいはこれか
らの情報を交換する交換ユニット、例えば、回路交換ユ
ニットあるいはパケット交換ユニットを含む。個々の交
換モジュールはさらに交換ユニットを制御し、またモジ
ュール間制御パケットを生成する制御ユニット、及び制
御ユニットによって生成されたモジュール間制御パケッ
トをモジュール間パケット　スイッチへの入りチャネル
上に送信する通信インタフェースを含む。この通信イン
タフェースはまたモジュール間パケット　スイッチから
の出力パケット　チャネル上に受信されるモジュール間
制御パケットを制御ユニットに送信する。モジュール間
パケットスイッチは複数の入りパケット　チャネル上に
受信されるモジュール間制御パケットを複数の独立した
経路を介して複数の出パケット　チャネルに同時にパケ
ット交換する。

本発明の一例としての実施態様においては、個々の交換
モジュールは回路交換ユニット及びパケット交換ユニッ
トの両方を含む。回路交換ユニットはアクセス　ポート
とモジュール間接続ユニットとの間に回路交換接続を提
供する。モジュール間接続ユニットは異なる交換モジュ
ールのアクセス　ポート間の回路交換通信のために個々
の交換モジュールの回路交換ユニットを相互接続する。

パケット交換ユニットはアクセス　ポートと通信インタ
フェースの間にパケット交換接続を提供する。制御ユニ
ットはモジュール間パケット　スイッチの間でモジュー
ル間制御バケットを運ぶのに加えて、この−例としての
実施態様内での通信インタフェースはまたパケット交換
ユニットとモジュール間パケット　スイッチの間でユー
ザ情報パケットを運ぶ。モジュール間パケット　スイッ
チは入りパケット　チャネル上に受信されるモジュール
間制御パケット及びユーザ情報パケットを複数の独立し
た経路を介して出パケット　チャネルに同時にパケット
交換する。

入り及び出時分割多重リンクは回路交換接続を個々の交
換モジュールとモジュール間接続ユニットの間に延ばし
、パケット　チャネルを個々の交換モジュールとモジュ
ール間パケット　スイッチの間で運ぶ。個々の交換モジ
ュールは入りパケット　チャネルを入り時分割多重リン
ク上に挿入し、出時分割多重リンクから出パケット　チ
ャネルを抽出する。入り及び出パケット　チャネルは同
様にモジュール間パケット　スイッチによってそれぞれ
入り時分割多重リンクから抽出され出時分割多重リンク
に挿入される。回路交換ユニットはモジュール間接続ユ
ニットを巻き込むことなくモジュール内回路交換接続を
確立する能力を持つが、この接続は入り及び出時分割多
重リンクの一部をモジュール間回路交換トラヒックに使
用できないようにする。パケット　チャネルをこの未使
用のリンク部分に挿入することによって、回路交換ユニ
ットはパケット　チャネルに加えて所定の数までのモジ
ュール内接続をリンク上に運ぶことが可能なモジュール
間回路交換トラヒックを減少させることなく確立するこ
とが可能となる。

交換モジュール内においては、パケット交換ユニットは
アクセス　ポートと通信インタフェースの間に信号法チ
ャネルを提供する。この信号法チャネルは交換システム
とユーザ　ステーションあるいはアクセス　ポートに接
続されたトランクの間でメツセージ信号法を実現するた
めにアクセス信号法パケットを送信するのに使用される
。モジュール間制御パケット及びユーザ情報パケットを
運ぶのに加えて、通信インタフェースはまたパケット交
換ユニットと制御ユニットの間でメツセージ信号法を実
現するためにアクセス信号法パケットを運ぶ。

第１図は本発明の原理を図解する一例としての分散制御
交換システム１０のブロック図を示す。

第２図及び第３図は、第１１図に従って配列されたとき
、システム１０のより詳細な図を示す。交換システム１
０（第１図）は複数のアクセス　ポート、例えば、Ｐｌ
、Ｐ２、Ｐ９及びＰ５を介して複数のユーザ　ステーシ
ョン、例えば、１００１、１００２．１００９、及び１
００５に回路交換及びパケット交換の両方のサービスを
提供するための複数の交換モジュール、例えば、１００
０．１０２０及び１０５０を含む。（この−例としての
実施態様においては、アクセス　ポートはユーザ　ステ
ーションへのあるいはこれからのシステム　アクセスを
提供するが、他のアクセス　ポートによってトランクか
らあるいはこれへのシステム　アクセスを提供すること
も可能である。）個々のユーザ　ステーション、例えば
、１００２は情報をそれと関連する交換モジュール、例
えば、１０００にあるいはこれから２つの回路交換Ｂ−
チャネル及び１つのパケット交換Ｄ−チャネルを介して
送受信する。Ｂ−チャネルは回路交換ユニット１０１１
に運ばれ、ここでこれは交換モジュール１０００によっ
て処理される他のユーザ　ステーションにあるいは他の
交換モジュールに送信するためにモジュール間接続ユニ
ー／　）　２０１１　ニ回路交換される。ユーザ　ステ
ーションからのＤ−チャネルはパケット交換ユニット１
４００に運ばれる。Ｄ−チャネル内に受信されるパケッ
トはユーザ情報パケットあるいはアクセス信号法パケッ
トのいずれかである。アクセス信号法パケットはユーザ
　ステーションと交換モジュール制御ユニット、例えば
、１０１７の間のメツセージ信号法を実現するために使
用される。パケット交換ユニット１４００はアクセス信
号法パケットをユーザ　ステーションと制御ユニット１
０１７の間で通信インタフェース１９００を介して運ぶ
。パケット交換ユニット１４００は交換モジュール１０
００によって処理されるユーザ　ステーションの間でユ
ーザ情報パ斤ットを運こび、またユーザ　ステーション
とモジュール間バゲット　スイッチ２０１２の間で通信
インタフェース１９００及びリンクインクフェース４４
１及び４４１′を介してユーザ情報バケットを運ぶ。制
御ユニット１０１７は回路交換ユニット１０１１による
回路交換接続の確立及びパケット交換ユニット１４００
によるパケット交換接続の確立の両方を制御するのに使
用される。

個々の交換モジュール、例えば、１０００は１つの２５
６タイムスロツト入り時分割多重リンク１５及び１つの
２５６タイムスロツト出時分割多重リンク１３によって
モジュール間接続ユニット２０１１及びモジュール間パ
ケット　スイッチ２０１２に接続される。リンク上の２
５６のタイムスロットの中の６４個が１つのパケット　
チャネルを形成するためにパケット　タイムスロットと
して予約される。例えば、リンク１５上の６４個のタイ
ムスロットによって入りパケット　チャネル８１が形成
され、リンク１３上の６４個のタイムスロットによって
出バケット　チャネル８２が形成される。個々の入りリ
ンク上の残りのタイムスロットはモジュール間接続ユニ
ッｌ−２０１１によって出リンク上の非パケット　タイ
ムスロットに回路交換される。入りパケット　チャネル
上に受信されるパケットはモジュール間パケットスイッ
チ２０１２内の入りパケット　バッファ内に格納される
。例えば、リンク１５．１９、及び２３上に受信される
入りパケット　チャネルはそれぞれ入すパケット　バ・
ノファ２１２０−Ｌ２１２０−３、及び２１２０−２に
よって格納される。複数のセレクタ、例えば、２１２８
−１．２１２８−３、及び２１２８−２がそれぞれ出パ
ケット　チャネルの１つと関連し、各々は入りパケット
　バッファの任意の１つを関連する出パケット　チャネ
ルに接続できる能力を持つ。出パケット　バッファがセ
レクタと出力パケット　チャネルの間に挿入される。例
えば、出パケット　バッファ２１３０−１．２１３０−
３、及び２１３０−２がそれぞれセレクタ２１２８−１
．２１２Ｂ−３、及び２１２８−２とリンク１３．１７
、及び２１上の出パケット　チャネルとの間に挿入され
る。マルチプレクサ２１３３−１．２１３３−３、及び
２１３３−２はモジュール間接続ユニット２０１１から
の回路交換情報をモジュール間パケット　スイッチ２０
１２からの出力パケット　チャネルと結合しそれぞれ出
リンク１３．１７、及び２１上に多重化する。第１図に
示されていないが、マルチプレクサの出力端子は出リン
ク、例えば、１３．１７、及び２１によって交換モジュ
ールに接続される。制御リング２１１０はセレクタによ
って遂行される選択的接続を制御し、また入りパケット
　バッファによる格納されたパケットの選択的送出を起
動する。重要なことは、モジュール間バケット　スイッ
チ２０１２がモジュール間パケットを独立した経路を通
じて出パケットチャネルに同時にパケット交換すること
である。

例えば、第１図に示される例においては、入りパケット
　バッファ２１２０−１．２１２０−３、及び２１２０
−２内に格納されたパケットがそれぞれ独立した経路２
００１．２００３、及び２００２を介してセレクタ２１
２８−３．２１２８−２及び２１２８−１を介して同時
にパケット交換される。この−例としての実施態様にお
いては、モジュール間パケット　スイッチ２０１２が交
換モジュール制御ユニット、例えば、１０１７間のモジ
ュール間制御パケットを運ぶため、及び交換モジュール
パケット交換ユニット、例えば、１４００間のモジュー
ル間ユーザ情報パケットの両方を運ぶために使用される
。

第２図及び第３図に示される交換システム１０のより詳
細な図においては、第１図のリンク　インタフェース４
４１及び４４１′は単一の双方向リンク　インタフェー
ス４４１として示され、またモジュール間接続ユニット
２０１１、モジュール間パケット　スイ・ノチ２０１２
及びマルチプレクサ２１３３−１及び２１３３−２は１
つの回路／パケット時分割多重スイッチ２０１０に結合
される。これに加え、第２図には３つでなく２つの交換
モジュールのみが明示されている。

止胤星■所 第２図及び第３図は、第１１図に従って配置されたとき
、−例としての交換システム１０のブロック図を示す。

交換システム１０は回路交換及びパケット交換の両方を
複数のアクセス　ボート、例えば、Ｐｌ、Ｐ２、Ｐ５及
びＰ６を介して、例えば、顧客テレターミナル、ベンダ
　データベース、電話オペレータ位置ターミナルあるい
はパケット　アクセス　ポートを表わす複数のユーザス
テーション、例えば、１００１．１００２．１００５及
び１００６に提供するための複数のｌ５ＤＮ交換モジユ
ール、例えば、１０００及び１０５０を含む。交換モジ
ュール１０００及び１０５０はこれらが統合サービス　
デジタル網（ｉｎｔｅｇｒａｔｅｄ　５ｅｒｖｉｃｅ　
ｄｔｇｉｔａｌ　ｎｅｔｗｏｒｋ　−、ｌＮ５Ｄ）機能
を提供することからｌ５ＤＮ交換モジユールと呼ばれる
。統合サービス　デジタル網は電話統合デジタル網から
進化した音声及び非音声サービスを含む広範囲にわたる
サービスをサポートするための終端間デジタル接続を提
供する網であると定義され、ユーザは限られたセットの
標準多目的顧客インタフェースによってこれにアクセス
できる。個々のユーザ　ステーション、例えば、１００
２は情報をそれと関連する交換モジュール、例えば、１
０００にあるいはこれからＢ−チャネルと呼ばれる２つ
の６４キロビット／秒チャネル及びＤ−チャネルと呼ば
れる１つの１６キロビツト／秒チャネルを通じて送受信
する。Ｂ−チャネルはデジタル化された音声サンプルを
８０００　８ピントサンプル／秒の速度にて運ぶ、ある
いはデジタルデータを６４キロビット／秒の速度で運ぶ
のに使用される。個々のＢ−チャネルは交換システム１
０によって他のユーザ　ステーション、例えば、１００
１．１００５あるいは１００６に個別に回路交換される
。ユーザ　ステーションからのＤ−チャネルはユーザ　
ステーションと交換システム１０の間のメソセージ１３
号法のため及びユーザステジョンの間でデータ　パケッ
トを運ぶための両方に使用される。Ｄ−チャネルは他の
ユーザステーションに、あるいは交換モジュール１００
０内の回路交換呼及びパケット交換呼の両方の確立を制
御する制御ユニット１Ｏ１７にパケット交換される。ユ
ーザ　ステーションと制御ユニット１０Ｉ７の間のメツ
セージ信号法は機能タイプでも刺激タイプでもあり得る
。機能信号法はその生成あるいは分析においである程度
の知能処理を必要とし、一方刺激信号法はユーザ　ステ
ーションのところの１つの事才、例えば、キーボタンを
押すことによって生成されるあるいは交換システム１０
がらのユーザ　ステーションによって実行されるべき基
本命令を含む。

この−例としての実施態様においては、情報はユーザ　
ステーション、例えば、１００２と交換モジュール１０
００の間を伝送の個々の方向に対して１つのペアのワイ
ヤーを使用して４線ユ一ザアクセス回ｖＡ１００４を介
して運ばれる。ユーザ回線１００４は１９２キロビット
／秒の速度でシリアル　ビット流を運ぶが、これには上
に述べた２つの６４キロビット／秒Ｂ−チャネル及び１
つの１６キロビツト／秒Ｄ−チャネルに対する１４４キ
ロビット／秒並びにフレーミング、ＤＣバランシング、
制御及び保守を含むさまざまな機能のために使用される
４８キロビット／秒が含まれる。

ユーザ回線１００４は国際電報電話諮問委員会（ＣＣＩ
ＴＴ）によってＴ−インタフェースとして指定されるも
のと同一である。Ｔ−インタフェースの使用は一例にす
ぎず、本発明は他のアクセス方法を使用するシステムに
も同じように適用できる。

交換モジュール１０００内において、ユーザ回線、例え
ば、１００３及び１００４は２つのデジタル回線ユニッ
ト１１０１及び１１０２によって終端される。回路交換
情報は個々のデジタル回線ユニット１１０１及び１１０
２と回路交換ユニット１０１１との間を複数の３２チヤ
ネル双方向データ　パス、例えば、１２１１．１２１２
．１２１３、及び１２１４を介して運ばれる。これらデ
ータバス、例えば、パス１２１１は主に回路交換ユニッ
ト１０１１によって交換モジュール１０００によって処
理されるユーザ　ステーションにあるいは回路／パケッ
ト時分割多重スイッチ２０１０に回路交換されるＢ−チ
ャネル情報を運ぶのに使用されるが、これらデータ　パ
スはまたＤ−チャネル情報を運ぶのに使用することもで
きる。このＤ−チャネル情報はさらに所定の回路交換ユ
ニット１０１１のチャネル及び１つの３２−チャネル双
方向データ　パス１２０５を介してパケット交換ユニー
／　）　１４００に運ばれる。これらデータ　パス、例
えば、パス１２１１上の個々のチャネルあるいはタイム
スロットは１つのユーザ　ステーションからの８個のＢ
−チャネル　ビットあるいは個々の４つの異なるユーザ
　ステーションからの２つのＤ−チャネル　ビットを含
む。パケット交換情報は個々のデジタル回線ユニット１
１０１及び１１０２とパケット交換ユニット１４００の
間を第２の複数の３２−チャネル双方向データ　パス、
例えば、１２１５．１２１６．１２１７及び１２１８を
介して運ばれる。これらデータ　パス、例えば、１２１
３あるいは１２０５上の個々のチャネルあるいはタイム
スロットは個々の４つの異なるユーザ　ステーションか
らの２つのＤ−チャネル　ビットを含む。

この−例としての実施態様においては、パケット交換ユ
ニット１４００は９６個のプロトコールハンドラ１７０
０−０から１７００−９５、及びプロトコール　ハンド
ラ１７００−０から１７００＝９５と通信インタフェー
ス１９００とを相互接続するパケット相互接続回路１８
００を含む。デジタル回線ユニット１１０１及び１１０
２からプロトコール　ハンドラ１７００−０から１７０
０−９５へのアクセスは個々が１群の１６個のプロトコ
ール　ハンドラと関連する６つのデータ　ファンアウト
　ユニット１６００−０から１６００−５を介して得ら
れる。個々のユーザ　ステーション、例えば、１００２
はプロトコール　ハンドラ１７００−０から１７００−
　９５の１つ、より具体的には、それと関連するプロト
コール　ハンドラ内に含まれる３２個の高レベル　デー
タリンク制御（ｌｌｉｇｈ−１ｅｖｅｌ　Ｄａｔａ　　
Ｌｉｎｋ　Ｃｏｎｔｒｏｌ。

ＨＤＬＣ）回路（図示なし）の１つと関連する。

この実施態様においては、システムの初期化において、
通信リンクがプロトコール　ハンドラのＨＤＬＣ回路と
ユーザ　パケット　ステーション内の同等のＨＤＬＣ回
路（図示なし）との間で確立される。これらリンクはＨ
ＤＬＣフレーム内のパケットを周知のＨＤＬＣプロトコ
ールに従って運ぶために使用される。

Ｄ−チャネル通信リンク上をユーザ　ステーションと関
連するプロトコール　ハンドラとの間で運ばれるパケッ
トは、通常、可変長である０個々のユーザ　ステーショ
ン、例えば、１００２は１つあるいは複数の論理リンク
を介してパケットの送信及び受信を行なう。この例にお
いては、論理リンクＬＬＯがユーザ　ステーション１０
０２へのあるいはこれからの回路交換呼及びパケット交
換呼の両方を設定するための信号法パケットを運ぶため
に使用され、論理リンクＬＬＩがパケット交換呼の間に
ユーザ　ステーション１００２へあるいはこれからデー
タ　パケットを運ぶために使用される。論理リンクＬＬ
Ｉはさらにユーザ　ステーション１００２が複数の同時
パケット交換データ呼に従事するときに使用できるよう
に複数の論理チャネルに細分割することもできる。個々
のパケットの論理リンク及び論理チャネル番号はそのパ
ケットの見出しの部分によって定義される。

ユーザ　パケット　ステーションからプロトコール　ハ
ンドラによって受信される個々のパケットはそのプロト
コール　ハンドラ内のランダム　アクセス　メモリ（図
示なし）内に格納される。受信されたパケットが信号法
パケットである場合、つまり、パケットが論理リンクＬ
ＬＯ上に受信されたときは、これは後に制御ユニット１
ｏ１７に伝送するためにパケット相互接続回路１８０ｏ
を介して通信インタフェース１９００に送信される。

受信されたパケットがデータ　パケットであるとき、つ
まり、これが論理リンクＬＬＩの論理チャネルの１つに
受信され、パケット交換呼がモジュール１０００と関連
するユーザ　ステーションの１つに対して既に確立され
ている場合は、データパケットがパケット相互接続回路
１８００を介してその後に着信先ユーザ　ステーション
に送くるためそれと関連するプロトコール　ハンドラに
送くられる。（パケット交換呼が同一のプロトコール　
ハンドラと関連する２つのユーザ　パケット　ステーシ
ョン間で確立された場合は、ユーザ情報パケットをパケ
ット相互接続回路１８０ｏを介して送信する必要はない
。この場合は、プロトコール　ハンドラは、単に、ユー
ザ情報パケットを適当なチャネルを通じて着信先ユーザ
　パケット　ステージ９ンに送信する）、受信されたデ
ータ　パケットが既に他の交換モジュールの１つによっ
て処理されるユーザ　ステーション、例えば、交換モジ
ュール１０５０によって処理されるユーザ　ステーショ
ン１００６へのパケット交換呼に使用するために確立さ
れている場合は、このデータ　パケットはパケット相互
接続回路１８００を介して通信インタフェース１９００
に送信される。

このデータ　パケットはその後回路交換ユニット１０１
１　　（第４図）内に含まれるリンク　インタフェース
４４１、及び時分割多重スイッチ２０１０を介して着信
先ユーザ　ステーション１００６と関連する交換モジュ
ール１０５０内のプロトコールハンドラに送（られる。

任意のプロトコール　ハンドラ、例工ば、１７００−Ｏ
がユーザ　ステーションから１つの完全なパケットを受
信し、そのパケットの着信先、つまり、他のプロトコー
ル　ハンドラの１つあるいは通信インタフェース１９０
０を決定すると、これは論理Ｏの送信要求（Ｒｅｑｕｅ
ｓｔ　ｔｏ　５ｅｎｄ　、　ＲＴ　Ｓ　）信号を６−導
線バス１７０１−０の１つの導線を通じてパケット相互
接続回路１８００に送信する。

同様に、通信インタフェース１９００がプロトコール　
ハンドラの１つに送信するためのパケットを持つ場合は
、これは論理０のＲＴＳ信号を６−導線バス１９０１の
１つの導線に送くる。パケット相互接続回路１８００は
個々のプロトコールハンドラ及び通信インタフェース１
９００を所定の順に送信するために起動する。通信イン
タフェース１９００は信号法パケット及びモジュール間
データ　パケットを交換モジュール１０００によって処
理される全てのユーザ　パケット　ステーションに送信
するため、パケット相互接続回路１８００によって起動
されるシーケンスは通信インタフェース１９００を個々
のプロトコール　ハンドラの個々の起動に対して１６回
起動する。パケット相互接続回路１８００のシーケンス
がプロトコール　ハンドラ１７００−０に到達すると、
パケット相互接続回路１８００はバス１７０１−０上の
ＲＴＳ信号に応答して論理Ｏのクリア（Ｃ１ｅａｒ　Ｔ
ｏ　５ｅｎｄ　、　ＣＴ　Ｓ　）信号をバス１７０１−
０の第２の導線を通じてプロトコール　ハンドラ１７０
０−０に送くる。プロトコール　ハンドラ１７００−０
はこのＣＴＳ信号に応答してその格納されたパケットを
高速度、例えば、１０メガビット／秒にて、パケット相
互接続回路１８００を介してその着信先に送くる。全て
のプロトコール　ハンドラ及び通信インタフェース１９
００はパケットを受信することができるが、この実施態
様においては、典型的には、パケット見出しによって着
信先として定義される１つのみがその後の伝送のために
パケットを格納する。１つの完全なパケットがプロトコ
ール　ハンドラ１７００−０によって送信された後には
じめて、パケット相互接続回路１８００はそのシーケン
スを再開する。

着信先プロトコール　ハンドラあるいは通信インタフェ
ース１９００によるパケットの受信は確認パケットをプ
ロトコール　ハンドラ１７００−０におくり返すことに
よって通知される。

回路交換ユニソ）１０１１が第４図に詳細に示される。

入り情報は３２−チャネル双方向データバス、例えば、
デジタル回線ユニソ）１１０２からのバス１２１１及び
１２１２、デジタル回線ユニット１１０１からのバス１
２１３及び１２１４、及びパケット交換ユニット１４０
０からのバス１２０５上に受信される。ペアのデータ　
インタフェース４０１及び４０２は受信された情報をペ
アの２５６−チャネル時分割多重回線４０３及び４０５
上に多重化する。マルチプレクサ／デマルチプレクサ４
０７はさらにこの２つの２５６−チャネル回ｖＡ４０３
及び４０５をタイムスロット交換器４１０に伝送するた
めに１つの５１２−チャネル時分割多重回線４０８に多
重化する。タイムスロット交換器４１０は回路交換機能
を遂行し、制御ランダム　アクセス　メモリ　（ＲＡＭ
）　４１１から読み出される命令に従ってタイムスロッ
トの順番を交換する。並び換えられたタイムスロットは
５１２−チャネル時分割多重回線４１２上をマルチプレ
クサ／デマルチプレクサ４１４に向けて伝送される。マ
ルチプレクサ／デマルチプレクサ４１４はこの５１２チ
ヤネルを２つの２５６−チャネル時分割多重回１４１５
及び４１７にデマルチプレキシングする。回線４１５及
び４１７はペアのリンク　インタフェース４４１及び４
４２に接続する。リンク　インタフェース４４１及び４
４２は導線及び信号コンディショニング機能を遂行し、
次に個々の回線４１５及び４１７上に受信される２５６
−チャネルを２５６−チャネル入りリンク１５及び１６
を介して時分割多重スイッチ２０１０に伝送する。

逆方向においては、時分割多重スイッチ２０１０はは２
つの２５６−チャネル出リンク１３及び１４上の情報を
リンク　インタフェース４４１及び４４２に伝送する。

個々の回線１３及び１４からの２５６−チャネルは次に
リンク　インタフェース４４１及び４４２によってマル
チプレクサ／デマルチプレクサ４１４に向う２つの２５
６−チャネル時分割多重回線４１８及び４１６上に置か
れる。マルチプレクサ／デマルチプレクサ４１４はこの
情報を１つの５１２チャネル時分割多重回線４１３上に
多重化しタイムスロット交換器４１０に送くる。タイム
スロット交換器４１０は受信されたタイムスロットを制
御ＲＡＭ４１１から読み出される命令に従って並べ換え
、再配列されたタイムスロットをマルチプレクサ／デマ
ルチプレクサ４０７に延びる５１２−チャネル時分割多
重回線４０９上に送出する。マルチプレクサ／デマルチ
プレクサ４０７はこの５１２チヤネルをデータインタフ
ェース４０１及び４０２に延びる２つの２５６−チャネ
ル時分割多重回線４０４及び４０６上にデマルチプレキ
シングする。デーダインタフエース４０１及び４０２は
さらにこの情報を３２−チャネル　データ　バス、例え
ば、１２１１．１２１２．１２１３．１２１４及び１２
０５上にデマルチプレキシングする。

回路／パケット時分割多重スイッチ（ＴＭＳ）２０１０
　（第３図）は回路交換呼及びパケット交換呼の両方に
対してモジュール間接続を提供する機能、並びに交換モ
ジュールの制御ユニット間、例えば、交換モジュール１
０００の制御ユニソト１０１７と交換モジュール１０５
０内の対応する制御ユニットとの間のモジュール間制御
パケットを運ぶａ能を遂行する。以下の説明は７ＭＳ２
０１０が回゛路交換呼に対してモジュール間接続を提供
する動作について述べる。７ＭＳ２０１０は時間シェア
空間ディビジョン　スイッチを含むが、これは２５６タ
イムスロフトのフレームあるいは約４８８ナノ秒のチャ
ネルにて動作し、個々がその入力ポートＩＰＩからＩＰ
２５５からその出力ポートＯＰ　１から０Ｐ２５５まで
の経路を完結する。

個々の交換モジュールは２つの入力ポート及び２つの出
力ポートに接続される。例えば、交換モジュール１００
０は２５６−チャネル入りリンク１５及び１６を介して
ボー）ＩＰＩ及びＩＦ５に接続され、２５６−チャネル
出リンク１３及び１４を介して出ボートＯＰ１からＯＦ
２から接続される。

７ＭＳ２０１０は２つの実質的に同一のユニットから成
る奇数スイッチ　ユニット２１００及び偶数スイッチ　
ユニット２２００を含む、奇数スイッチ　ユニット２１
００内において、個々の入力ポートからの導線、例えば
、人力ボートＩＰＩからの導線１及び入カポ−１１Ｐ２
５３からの導線２５３は１つの多重導線Ｅ−バス２１０
２にまとめられ、バス部分２１０３を介して奇数交換ユ
ニット２１００の１２８個の出力ポートＯ’Ｐ１から０
Ｐ２５５と関連する１２８個の個々のセレクタの１２８
個の入力端子に結合される。第３図には出力ポートＯＰ
Ｉと関連するセレクタ２１３１−１及び出力ポート０Ｐ
２５３と関連するセレクタ２１３１−２のみが示される
０例えば、セレクタ２１３１−１は制御ＲＡＭ２１３２
−１内に格納された命令に応答してその入力端子の異な
る１つを個々のフレームの２５６タイムスロツトの個々
においてマルチプレクサ２１３３−１に接続する。

例えば、従来の回路交換呼をアナログ　ステーション１
００１からアナログ　ステージリン１０５１に確立する
プロセスの一部として、入力ポートＩＰ１を化カポ−）
ＯＰ２５３に接続し、しかも入力ポートｒＰ２５３を出
力ポートＯＰＩに接続するのに使用できる１つのタイム
スロットを選択する。

制御ｌＲＡＭ２１３２−１内に書き込まれた命令はタイ
ムスロットＴＳ４３において出力ポートＯＰｌに接続す
るためセレクタ２１３１−１によって導線２５３が選択
されるべきであることを定義する。制？ｌｌＲＡＭ２１
３２−２内に書き込まれた命令はタイムスロットＴＳ４
３において出力ポート０Ｐ２５３に接続するためセレク
タ２１３１−２によって導ｖＡ１が選択されるべきであ
ることを定義する。

交換モジュールと７ＭＳ２０１０の間の個々のリンク上
の１つのタイムスロットが交換モジュールの制御ユニッ
トと交換システム１０の中央制御である管理モジュール
２０３０の間の制御通信に予約される０例えば、タイム
スロットＴＳＩは入力ポートＩＰＩに向うリンク１°５
上及び出力ポートＯＰ１からのリンク１３上の予約され
た制御タイムスロットである。タイムスロットＴＳ１ｋ
ｍ、ｔ；いて、入力ポートＩＰＩは常に出力ポート０Ｐ
２５５に接続され、入力ポートｒＰ２５５は常に出力ポ
ートＯＰ１に接続される。タイムスロットＴＳ２は人力
ボートｒＰ２に向うリンク１６上及び出力ポートＯＰ２
からのリンク１４上の予約された制御タイムスロットで
ある。タイムスロットＴＳ２において、入力ポートＩＰ
２は常に化カポ−）ＯＰ２５５に接続され、入カポ−）
　Ｉ　Ｐ　２５５は常に出力ポートＯＰ２に接続される
。同様に、他の入力／出力ボートペアの個々に向うある
いはこれからのリンクは１つの予約された制御タイムス
ロットを持つ、制御メツセージは制御ユニット１０１７
内のプロセッサ５６６（第５図）によって生成され、メ
モリ５６７内に格納される。管理モジュール２０３０の
ための制御メツセージはメモリ５６７を介して直接メモ
リ　アクセス（ＤＭＡ）ユニット５５８及び経路４４０
を介してリンク　インタフェース４４１に送出され、こ
こで、このメツセージは６ビツト　セグメントにて入り
ポー）ＩＰＩへの入りリンク１５上のタイムスロットＴ
ＳＩの反復に挿入される。タイムスロットＴＳＩの個々
の発生において、入カポ−［Ｐｌが出力ポート０Ｐ２５
５に接続され、制御メッセ−ジの６−ビット　セグメン
トが出力ポート０Ｐ２５５を介してメツセージ　スイッ
チ２０３１に運ばれる。メツセージ　スイッチ２０３１
は制御メツセージのこのビットを集め、完結したメツセ
ージを管理モジュール２０３０に転送する。同様に、管
理モジュール２０３０から制御ユニット１０１７への制
御メツセージはメツセージ　スイッチ２０３１、入カポ
−）ＩＰ２５５、出力ポートＯＰＩ及び出リンク１３を
介してリンク　インタフェース４４１に送出され、ここ
で、６ビツトセグメントがタイムスロットＴＳ１から抽
出され、経路４４０及びＤＭＡユニット５５８を介して
Ｉｌ？Ｉｌｌユニッ）１０１７内のメモリ５６７に運ば
れる。

モジュール間回路交換接続を提供するのに加えて、７Ｍ
Ｓ２０１０は異なる交換モジュール上のユーザ　ステー
ション間の呼に対するモジュール間データ　パケット及
び異なる交換モジュールの制御ユニット間のモジュール
間制御パケットの両方を運ぶためのモジュール間パケッ
ト交換接続を提供する。この例においては、７ＭＳ２０
１０の奇数入力及び出力ポートに接続された個々の入り
及び出リンク上の２５６タイムスロツトのなかの６４タ
イムスロツトが集合的に通信インクフェース１９００と
７ＭＳ２０１０の間のパケットチャネルとして使用され
る。ここでパケット　タイムスロットと呼ばれる６４個
のタイムスロットは各各パケットの１２ビツトを含む。

つまり、入力ボートＩＰＩへの入りリンク１５上のパケ
ット　チャネル及び出力ポートＯＰＩからの出リンク１
３上のパケット　チャネルは６．１４４メガビット／秒
のビット速度を持つ。交換モジュールと７ＭＳ２０１０
との間の１つのパケット　チャネルがその交換モジュー
ル上のファミリーのプロセッサへのあるいはこれからの
パケット通信を提供するのに使用される。例えば、交換
モジュール１０００内においては、ファミリーのプロセ
ッサは制御ユニフ）１０１７及びプロトコール　ハンド
ラ１７００　　　　　′−〇から１７００−９５によっ
て構成される。個々のモジュール間パケットはその見出
しの部分に着信先交換モジュールを定義するモジュール
側柵及びその交換モジュール上の特定の着信先プロセッ
サを定義するプロセッサ副槽からなるアドレス欄を含む
。通信インタフェース１９００　（第２図）はパケット
交換ユニット１４００から受信されるモジュール間デー
タ　パケットを制御ユニット１０１７から受信されるモ
ジュール間制御パケットと結合し、これを入力ポートＩ
ＰＩへのリンク１５上の６．１４４メガビット／秒パケ
ット　チャネル上に挿入するためにリンク　インタフェ
ース４４１に送出する。同様に、リンク　インタフェー
ス４４１によって出ボートＯＰＩからのリンク１４上の
６．１４４メガビット／秒パケット　チャネル上に受信
されるパケットは通信インタフェース１９００に送信さ
れ、プロセッサ副槽に基づいて分離され、その後制御ユ
ニット１０１７あるいはパケット交換ユニット１４００
に送出される。

パケット　チャネルを形成するパケット　タイムスロッ
トのこの挿入及び抽出機能はリンク　インタフェース４
４１内で制御ＲＡＭ　（、図示なし）に格納されたパケ
ット　タイムスロット定義に従って遂行される。

通信インタフェース１９００　（第１０図）はそれぞれ
通信インタフェース１９００と制御ユニッ）１０１７、
パケット交換ユニット１４００．及びリンク　インタフ
ェース４４１の間の通信をコープイネイトするための３
つの通信コントローラ８００１．８００８及び８０１２
を含む。通信インタフェース１９００はさらにシュアル
　ポートランダム　アクセス　メモリ（ＲＡＭ）８０１
５を含むが、これは、例えば、個々が２５６にの１ビッ
ト位置を持つ２２個のメモリとして実現できる。

ＲＡＭ８０１５はバス８０１７を介してＲＡＭ８０１５
の１つのポートに接続される通信コントローラ８００１
．８００８、及び８０１２の間で運ばれるパケットの中
間的な格納のために使用される。メモリ８０１６内に格
納された命令下で動作するプロセッサ８０１４はＲＡＭ
８０１５の第２のポートに接続され、モジュール間制御
パケット及びユーザ信号法パケットのプロトコール処理
１このパケットの転送の中間ステップとして遂行する。

ＲＡＭ８０１５は個々がそのセクションと関連する着信
先に対するパケットの先入れ先出し方式の中間メモリと
して使用される。一連の隣接する位置から成る４つのセ
クションを持つ。この４つのセクションはコントローラ
８００１．８００８．８０１２、及びプロセッサ８０１
４と関連する。

制御ユニット１０１７内において、プロセッサ５６６　
（第５図）はモジュール間制御パケットを生成し、この
パケットをメモリ５６７内に格納する。モジュール制御
パケットのアドレス欄は着信先交換モジュールを定義す
るモジュール側柵及び着信先交換モジュール内の制御ユ
ニットを定義するプロセッサ副槽を含む。ＤＭＡユニッ
ト５６１はこれらパケットをメモリ５６７から経路５６
２を介して通信コントローラ８００１に送信する。

通信コントローラ８００１はその後個々の受信されたパ
ケットをプロセッサ８０１４と関連するＲＡＭ８０１５
セクシヨン内に格納する。プロセッサ８０１４はこのパ
ケットをＲＡＭ８０１５から読み出し、必要なモジュー
ル間制御パケット処理を遂行し、交換モジュール１００
０以外の着信先交換モジュールを定義するモジュール側
柵に基づき受信されたパケットがコントローラ８０１２
に伝送されるべきであることを決定する。従って、プロ
セッサ８０１４はこのパケットをメモリ８０１５のコン
トローラ８０１２と関連するセクションに格納する。こ
のパケットはその後コントローラ８０１２によって読み
出され、入力ポートＩＰ１への入りリンク上の６．１４
４メガビット／秒パケット　チャネル内に挿入するため
にリンク　インタフェース４４１に送くられる。プロセ
ッサ５６６はまたプロトコール　ハンドラ１７００−０
から１７００−９５に伝送されるべきパケットを生成す
ることもできる。この場合は、パケットのモジュール側
柵はパケットの受信すべきプロトコールハンドラの特定
の１つを定義する。このパケットはコントローラ８００
Ｂと関連するＲＡＭ８０１５セクシヨンに送信される。

コントローラ８００８はＲＡＭ８０１５からこれらパケ
ットを読み出し、これらをバス１９０１及びパケット相
互接続回路１８００を介してこの特定の着信先プロトコ
ールハンドラに送くる。

個々の制御ユニット１０１７に加えて、プロトコール　
ハンドラ１７００−０から１７００−９５の個々はパケ
ットを通信インタフェース１９００及びリンク　インタ
フェース４４１を介して入力ポートＩＰＩへの入りリン
ク１５上の６．１４４メガビット／秒パケット　チャネ
ル上に送くることができる。プロトコール　ハンドラに
よってユーザステーションから受信される信号法パケッ
トはこのプロトコール　ハンドラによって交換モジュー
ル１０００を定義するモジュール側柵及び制御ユニット
１０１７を定義するプロセッサ副槽とともに通信インタ
フェース１９００に送信される。

パケット交換データ呼、例えば、交換モジュール１００
０上のユーザ　ステーションと交換モジュール１０５０
上のユーザ　ステーション１００６との間のパケット交
換データ呼を確立するためのプロセスの部分として、ユ
ーザ　ステーション１００２と関連するプロトコール　
ハンドラ、例えば、プロトコール　ハンドラ１７００−
０は交換モジュール１０５０内のどのプロトコール　ハ
ンドラがユーザ　ステーション１００６と関連するか決
定する。プロトコール　ハンドラ１７００−０はこの情
報を経路指定テーブル内に格納する。

この呼に対して使用されている特定の論理チャネル内に
ユーザ　ステーション１００２からその後受信されるデ
ータパケットは、この情報に基づいて、プロトコール　
ハンドラ１７００−０によってパケット相互接続回路１
８００を介して通信インタフェース１９００に交換モジ
ュール１０５０を定義するモジュール側柵及びユーザ　
ステーション１００６と関連するプロトコール　ハンド
ラを定義するプロセッサ副槽とともに送くられる。

ユーザ信号法パケット及びユーザ情報パケットは両方と
も通信コントローラ８００８によってパケット相互接続
回路１８００からバス１９０１を介して受信される０通
信コントローラ８００８はその後ユーザ信号法パケット
をプロセッサ８０１４と関連するＲＡＭ８０１５のセク
ション内に格納する。プロセッサ８０１４はユーザ信号
法パケットに関して必要なプロトコール処理を遂行し、
次にこれらを通信コントローラ８００１と関連するＲＡ
Ｍ８０１５のセクション内に格納する。これらパケット
はその後コントローラ８００１によってＲＡＭ８０１５
から読み出され、経路５６２及びＤＭＡユニット５６１
を介してメモリ５６７に送信される。通信コントローラ
８００８はパケット相互接続回路１８００から受信され
るユーザパケット情報を通信コントローラ８０１２と関
連するＲＡＭ８０１５のセクション内に格納する。

コントローラ８０１２は次にＲＡＭ８０１５からこれら
パケットを読み出し、これを入力ポートＩＰＩへの入り
リンク１５上の６．１４４メガビット／秒パケット　チ
ャネルに挿入するためにリンク　インタフェース４４１
に送信する。

出力ポートＯＰＩからの出リンク１３上に６．１４４メ
ガビット／秒パケット　チャネル上に受信されたパケッ
トはリンク　インタフェース４４１によって６４個の所
定のパケット　タイムスロットから抽出され、経路８０
１３を介して通信コントローラ８０１２に運ばれる。通
信コントローラ８０１２は受信されたモジュール間制御
パケ−／　）をプロセッサ８０１４と関連するＲＡＭ８
０１５のセクションに格納する。プロセッサ８０１４は
その後のこのモジュール間制御パケットに関するプロト
コール処理を遂行し、次にこれを通信コントローラ８０
０１と関連するＲＡＭ８０１５のセクションに格納する
。コントローラ８００１はパケットを読み出し、これを
経路５６２及びＤＭＡユニット５６１を介してメモリ５
６７に転送する。通信コントローラ８０１２はリンク　
インタフェース４４１から受信されたユーザ情報パケッ
トを通信コントローラ８００８と関連するＲＡＭ８０１
５のセクションに格納する。コントローラ８００８はそ
の後これらを読み出し、バス１９０１及びパケット相互
接続回路１８００を介して適当な着信先プロトコール　
ハンドラに転送する。

７ＭＳ２０１０（第３図）内において、入カポ−）ＩＰ
ＩＯ所で入りリンク１５上に受信される６４パケツト　
タイムスロットが入りパケフトバソファ装置２１２０−
１内に格納される。パケット　タイムスロットである入
りリンク１５上のこのタイムスロットの定義はシステム
の初期化においてＴＭＳコントローラ２１０１によって
制御ＲＡＭ２１３２−１内に格納される。この定義はそ
の後制御ＲＡＭ２１３２−１から入りパケットバッファ
装置２１２０−１にリンク１５から適当なタイムスロッ
トが抽出されるように運ばれる。

個々の入力ポートは類似の関連する入りパケットバッフ
ァ装置を持つ。例えば、入カポ−）ＩＰ２５３は関連す
る入りパケット　バッファ装置２１２０−２を持つ。個
々の入りパケット　バッファ装置からの出力導線、例え
ば、入りパケットバッファ装置２１２０−１からの導線
ＩＰ及び入りパケット　バッファ２１２０−２からの導
線２５３Ｐは多重導線Ｅ−バス２１０２にまとめられ、
バス部分２１０４を介して奇数スイッチユニット２１０
０の１２８個の出力ポートｏｐｉから０Ｐ２５５と関連
する１２８個のセレクタの個々の１２８個の入力端子に
結合される。第３図には出カポ−）ＯＰ　１と関連する
セレクタ２１２８−１及び出力ポート０Ｐ２５３と関連
するセレクタ２１２８−２のみが示される。入りパケッ
ト　バッファ装置、例えば、２１２０−１及び２１２０
−２からのパケットの伝送、及びセレクタ、例えば、２
１２８−１及び２１２Ｂ−２による入力導線の選択は複
数の送信制御ノード、例えば、２１２３−１及び２１２
３−２、複数のセレクタ制御ノード、例えば、２１２４
−１及び２１２４−２、及び１つのリング　リピータ２
１４０を含む制御リング２１１０によって制御される。

制御リング２１１０は１つの７ビツト状態バス及び単一
スロットル　ビットを含む１つの８導線バスを含む。

この状態バスはセレクタ、例えば、２１２８−１及び２
１２８−２の状態を、つまりそれらが現在パケットを運
ぶのに使用されているか否かを定義するために使用され
る。状態バスはバス１２８個のセレクタの個々の状態を
リング２１１０の回りを反復的に伝送される１２８個の
状態語のシーケンスによって定義する。７個の論理０　
　（０００００００）から成る状態語はそのセレクタが
現在アイドルである、つまり、パケットを運んでいない
ことを定義する。非ゼロの状態語はそのセレクタが現在
パケットを運んでいることを定義し、この特定の７ビツ
ト状態語は１２８個の入りパケット　バッファ装置のど
れが現在パケットをそのセレクタに伝送しているかを定
義する。１２８個の状態語のリング　サイクルは個々の
１２５マイクロ秒フレーム当たり３２回反復される。１
つのパケットが入すバケット　バッファ装置２１２０−
１によって受信され、そのパケット　アドレスがそのパ
ケットが交換モジュール１０５０に向けられていること
を定義するものと仮定する。入りパケット　バッファ装
置２１２０−１は、ここでパケット存在信号と呼ばれる
１つの信号を導線２１１９−１を通じて送信制御ノード
２１２３−１に送くる。入りパケットバッファ装置２１
２０−１はまた要求パルスを導線２１２１−１を通じて
送信制御ノード２１２３−１にセレクタ２１２８−２の
状態を定義する状態語の到着と同時に送くる。状態語が
ｏｏｏｏｏｏｏであり、セレクタ２１２８−２が現在ア
イドルであることを定義する場合は、送信制御ノード２
１２３−１はこれを入力ボートＩＰ１、つまり、交換モ
ジュール１０００を定義する非ゼロ状態語００００００
１と交換する。セレクタ制御ノード２１２４−２がその
後セレクタ２１２８−２と関連する時間に非ゼロの状態
語００００００１を受信すると、ノード２１２４−２は
状態語００００００１を経路２１２６−２を介して格納
のためにラッチ２１２９−２を送くる。ラッチ２１２９
−２への格納はセレクタ制御ノード２１２４−２から導
線２１２５−２を介してラッチ２１２９−２にスペーサ
　パルスを送くることによって実現される。

ラッチ２１２９−２の内容は１２８個の入力端子のどれ
がセレクタ２１２８−２によって出パケット　バッファ
装置２１３０−２への接続のために選択されるべきか定
義する。ラッチ２１２９−２内の状態語００００００１
はセレクタ２１２８−２が導線ＩＰを出バケット　バッ
ファ装置２１３０−２に接続すべきであることを定義す
る。送信制御ノード２１２３−１はその後ゴー信号（ｇ
。

ｓｉｇｎａｌ　）を導線２１２２−１を介して入りパケ
ット　バッファ装置２１２０−１に送くる。このゴー信
号は送信制御ノード２１２３−１によってセレクタ２１
２８−２が正しくセットされることを保証するために入
りパケット　バッファ装置２１２〇−１から要求信号が
受信された後生なくとも１リング　サイクル後に送（ら
れる。ゴー信号に応答して、入りパケット　バッファ装
置２１２０−１は受信されたパケットをＥ−バス２１０
２の導線ＩＰ及びセレクタ２１２８−２を介して出パケ
ット　バッファ装置２１３０−２に送くる。制御ＲＡＭ
２１３２−２はマルチプレクサ２１２２−２の動作を制
御して、セレクタ２１３１−２からの回路交換情報及び
出パケット　バッファ装置２１３０−２からのパケット
交換情報を出力ポート０Ｐ２５３からの単一の２５６チ
ヤネル時分割多重リンク２１上に結合する。３つのパケ
ットチャネルの９６個の所定のパケット　タイムスロッ
トの個々において、出パケット　バッファ装置２１３０
−２は格納されたパケットの１２ビツトセグメントを交
換モジュール１０５０に送出するためにマルチプレクサ
２１３３−２を介して出力ポート０Ｐ２５３に送くる。

残りのタイムスロットにおいて、セレクタ２１３１−２
からの回路交換情報がマルチプレクサ２１３３−２を介
して交換モジュール１０５０に送出するために出力ポー
ト０Ｐ２５３に送くられる。

入りパケット　バッファ装置２１２０−１によってパケ
ットが全部送出されると、これは導線２１１９−１から
パケット存在信号を除去する。

この除去に応答して、送信制御ノード２１２３−１はセ
レクタ２１２８−２の状態を定義する状態語０００００
０１の代わりにアイドル状態語ｏｏｏｏｏｏｏを置く。

セレクタ２１２８−２が特定の時間においてアイドルで
あり個々のリング　サイクルの特定のポイントにおいて
状態語ｏｏｏｏｏｏｏが存在する場合でも、出パケット
　バッファ装置２１３０−２がパケットを受信できる状
態にない場合がある。

受信できない場合、出パケット　バッファ装置２１３０
−２は論理０の論理スロットル　ビットを導線２１２７
−２を介してセレクタ制御ノード２１２４−２に送くる
。この論理０のスロットルビットはセレクタ制御ノード
２１２４−２によって制御リング２１１０上にセレクタ
２１２　Ｂ−２と関連する状態語が送信されるのと同一
のリングサイクル上の時点において挿入される。この論
理０のスロットル　ビットは任意の制御ノードがパケッ
トをセレクタ２１２　Ｂ−２に送信することを抑止する
。

入りパケット　バッファ２１２０−１　　（第９図）は
入カポ−）ＩＰＩに向う入りリンク１５上のパケット　
タイムスロット内に受信されるビットを格納するための
メモリ９０１を含む。これらパケットは導ｖＡ１を介し
てメモリ９０１に運ばれる。

メモリ９０１の書込み及び読出しは書込みアドレス発生
器９０３及び読出しアドレス発生器９０４によって制御
されるが、これはセレクタ９０２を介してメモリ９０１
に選択的にアクセスする。制御ｌＲＡＭ２１３２−１か
らの導線２１３５−１上の信号は書込みアドレス発°生
器９０３及び標識検出器９２０への入力ボートＩＰＩの
パケット　タイムスロットを定義する。標識検出器９２
０は個々の受信されたパケットのオープニング及びクロ
ージング標識を検出する。標識検出器９２０が書込みア
ドレス発生器９０３にオープニング標識が受信されたこ
とを通知すると、書込みアドレス発生器９０３はパケッ
トのビットのメモリ９０１への書込みを実行する。標識
検出器９２０が書込みアドレス発生器９０３にクロージ
ング標識が受信されたことを通知すると、書込みアドレ
ス発生器はメモリ９０１への書込みの停止を制御し、ま
たメモリ９０１内に格納されたパケットの数をカウント
するのに使用されるパケット　カウンタ９３５を１だけ
増分する。パケットが完全に格納されると、読出しアド
レス発生器９０４はパケットの最初のビットの標識検出
器９３０への送出を開始する。標識検出器９３０はパケ
ット　オープニング標識を受信すると、パケット見出し
のモジュール副槽（挿入されたゼロを削除して）を見出
しラッチ９０５に送くる。読出しアドレス発生器９０４
は導線９３３上に論理１の信号を送くることによってモ
ジュール副槽をラッチ９０５に格納し、Ｓ−Ｒフリップ
フロップ９１０をセットする。ＡＮＤゲート９３６はそ
の２つの入力端子の所にフリップフロップ９１０からの
出力信号及びメモリ９０１内に少なくとも１つのパケッ
トが存在することを示すパケット　カウンタ９３５から
の信号を受信すると、導線３２０１を通じて入りパケッ
ト　バッファ装置２１２０−１　（第１０図）内に含ま
れるマルチプレクサ３０２５にパケット存在信号を送く
る。カウンタ９０６はシステム　クロック２１５０から
３２．７６８メガビツト　クロック信号Ｃ１及び８．０
キロヘルツ同期信号５ＹＮＣを受信する。カウンタ９０
６は７ビフト　カウンタであり、制御リング２１１０の
個々のサイクルにおいてｏｏｏｏｏｏｏから１１１１１
１１に一度増分される。カウンタ９０６は同期信号５Ｙ
ＮＣの内部遅延バージョンをカウントする。内部遅延の
量は入りパケット　バッファ装置２１２０−１の制御リ
ング２１１０に対する距離に依存する。比較器９０７は
カウンタ９０６内に存在するカウントを見出しラッチ９
０５内に格納されたモジュール副槽と比較する。カウン
タ９０６内に存在するカウントが見出しラッチ９０５内
に格納されたモジュール副槽に等しいときは、比較器９
０７は論理Ｏの要求パルスを導線を通じて入りパケット
バッファ装置２１２０−１内に含まれるマルチプレクサ
３０１５に送くる。モジュール副槽が、例えば、交換モ
ジュール１０５０をパケットの着信先として定義すると
きは、比較器９０７によって送信された要求パルスは送
信制御ノード２１２３−１の所で制御リング２１１０上
に存在するセレクタ２１２８−２の状態を定義する状態
語と一敗する。

送信制御ノード２１２３−１が導線２１２２−１上にゴ
ー信号を返すと、このゴー信号を読出しアドレス発生器
９０４によって受信され、発生器９０４はパケット（パ
ケット見出しを含む）の導線ＩＰへの伝送を開始する。

標！！ｉ検出器９３０がパケット　クロージング標識を
検出すると、検出器９３０は導線９３２上に停止信号を
送りフリップフロップ９１０をリセットする。これによ
り導線３０２１上のパケット存在信号が除去される。

ＡＮＤゲート９３４は、その２つの入力端子の所に導線
９３２上の停止信号及び導線３０３１上のゴー信号を受
信すると、論理１の信号をパケットカウンタ９３５に送
り、カウンタ９３５を送出されたパケットを計算に入れ
るために１だけ減分する。追加のカウンタ（図示なし）
が書込みアドレス発生器９０３が読出しアドレス発生器
９０４を上回らないことを保証するために使用される。

送信制御ノード２１２３−１　　（第６図）は語認識回
路６０１を含むが、これは制御リング２１１０の７導線
状態バス６１０−３を受け、状態バス６１０−３がアイ
ドル状態語ｏｏｏｏｏｏｏを定義するたびに４人力ＡＮ
Ｄゲート６０４０１つの入力端子に論理１信号を送信す
る。ＡＮＤゲート６０４の他の３つの入力端子は入りパ
ケット　バッファ装置２１２０−１からの導線２１２１
−１及び２１１９−１上の要求パルス及びパケット存在
信号、及び制御リング２１１０のスロットル　ビット導
線６１０−Ｔを受ける。ここでも要求パルスが交換モジ
ュール１０５０と関連するセレクタ２１２Ｂ−２を定義
するものと仮定する。ＡＮＤゲート６０４は以下の場合
にのみ導線２１２１−１上に受信される要求パルスと同
時に論理１のパルスを生成する。つまり、１）パケット
存在信号が導線２１１９−１上に存在する、２）語認識
回路６０１が状態バス６１０−３上のアイドル状態語０
ＯＯＯＯＯＯの存在を示す論理１を生成している、及び
３）アイドル状態語ｏｏｏｏｏｏｏと関連するスロット
ル　ビットが論理１であり出パケット　バッファ装置２
１３０−２が現在パケットを受信できることを示すとき
にのみ同時に論理１パルスを生成する。状態バス６１０
−３はまたセレクタ６０３によっても受信されるが、こ
れはＡＮＤゲー）６０４からの論理ｌの信号が存在しな
い場合、状態バス６１０−３上の状態語をフリップフロ
ップ６０７−１から６０７−７に格納するためにＡＮＤ
ゲート６０６−１から６０６−７を介して送くる。ただ
し、ＡＮＤゲート６０４が論理ｌの信号を送信したとき
は、セレクタ６０３はこの代わりにレジスタ６０２内に
格納された状態語をフリップフロップ６０７−１から６
０７−７に格納するためにＡＮＤゲー）６０６−１から
６０６−７に送くる。送信制御ノード２１２３−１につ
いては、レジスタ６０２が関連する入カポ−）ＩＰＩ及
び交換モジュール１０００を定義する状態語０００００
０１を格納する。フリップフロップ６０７−１から６０
７−７及び６０８によって格納された個々の状態語及び
関連するスロットル　ピントはその後クロック信号Ｃ１
に応答して状態バス６１１−３及びスロットル導線６１
１−Ｔを介して制御リング２１１０に送くられる。

ＡＮＤゲート６０４によって生成される論理１のパルス
もフリップフロップ６２１に送信されるが、フリップフ
ロップ６２１はこれに応答してＳ−Ｒタイプ　フリップ
フロップ６２２をセットする。

セレクタ６２３は導線２１２１−１上の要求パルスによ
って制御されるが、フリップフロップ６２２からのＱ出
力信号、及びフリップフロップ６２４からのＱ出力信号
を受信する。１つのリング　サイクルが完結した後に導
線２１２１−１上に再び要求パルスが発生すると、フリ
ップフロップ６２２のＱ出力の所で生成された論理１信
号がセレクタ６２３によってフリップフロップ６２４に
格納されるべく送信される。フリップフロップ６２４の
Ｑ出力はセレクタ６２３に戻るため、これはフリップフ
ロップ６２４がその後説明のごとくリセットされるまで
論理ルベルにとどまる。この論理ルベルはゴー信号とし
て導線２１２２−１を介して入りパケット　バッファ装
２２１２０−１に送信される。送信制御ノード２１２３
−１のＤ及びＳ−Ｒフリップフロップは同期的に動作す
る。

入りパケット　バッファ装置２１２０−１がパケットの
送信を完結すると、これは導綿２１１９−１上のパケッ
ト存在信号を除去する。この除去は３人力ＡＮＤゲート
６０５によって検出されるが９、これは反転入力端子の
所に導線２１１９−１を受信し、またこの２つの非反転
入力端子の所に導線２１２１−１上に生成された要求パ
ルス及びフリップフロップ６２２によって生成された論
理１の信号を受信する。導線２１１９−１上のパケット
存在信号が除去されると、ＮＡＮＤゲート６０５は論理
Ｏのパルスを導線２１２１−１上に受信される次の要求
パルスと同時に送信する。ＮＡＮＤゲート６０５によっ
て送信される論理０のパルスはフリップフロップ６２２
及び６２４をリセットし、これらが別のパケットの伝送
の制御を行なうことを可能とする。この論理Ｏのパルス
はまたＡＮＤゲート６０６−１から６０６−７の入力端
子にも結合され、状態バス６１１−３上の状態語ｏｏｏ
ｏｏｏｉＯ代わりに再度セレクタ２１２８−２をアイド
ルと定義するアイドル状態語ｏｏｏｏｏｏ。

と置換する。

セレクタ制御ノード２１２４−２　　（第７図）は８導
線バス２１１１を介して制御リング２１１０から状態バ
ス７１０−３及びスロットル　ビット導線７１０−Ｔ上
に個々の状態語及び関連するスロットル　ビットを受信
する。状態語はフリップフロップ７０７−１から７０７
−７に格納され、後にクロック信号Ｃ１に応答して送出
される。７ビツト　カウンタ７０１はシステム　クロッ
ク２１５０からクロック信号Ｃ１及び同期信号５ＹＮＣ
を受信し、個々のリング　サイクルにおいて一度ｏｏｏ
ｏｏｏｏから１１１１１１１に順に増分される。比較器
７０３はカウンタ７０１によって生成されたカウントと
レジスタ７０２内の出力ボートあるいはそのセレクタ制
御ノードと関連する交換モジュールを定義する７ビツト
語とを比較する。セレクタ制御ノード２１２４−２内に
おいてレジスタ７０２内に格納された語は出力ボート０
Ｐ２３５及び関連する交換モジュール１０５０を定義す
る１１１１１１０である。従って、比較器７０３は論理
１のストローブ　パルスをセレクタ制御ノード２１２４
−２の所の制御リング２１１０上のセレクタ２１２８−
２の状態を定義する状態語の存在と同時に生成する。こ
の論理１のストローブパルスはフリップフロップ７２１
によってクロック信号Ｃ１の１サイクルだけ遅延され、
次に導線２１２５−２上をラッチ２１２９−２に送くら
れる。結果として、ラッチ２１２９−２内にフリップフ
ロップ　７０７−１から７０７−７からの出力状態バス
７１１−３上の出力状態が格納される。出パケット　バ
ッファ装置２１３０−２からのスロットル　ビットは導
線２１２７−２を介してセレクタ７０４に送くられるが
、セレクタ７０４はまた制御リング２１１０からのスロ
ットル　ビット導線７１０−Ｔを受信する。導線７１０
−丁からのスロットル　ビットはセレクタ７０４によっ
て、比較器７０３からのストローブ　パルスと同時に起
るスロットル　ビットを除いて全てフリップフロップ７
０５に送くられる。ストローブ　パルスが存在すると、
この代わりに出パケット　バッファ装置２１３０−２か
らの導線２１２７−２上のスロットル　ビットが後に導
１４ｆＡ７１１−Ｔを介して制御リング２１１０に送出
するためにフリップフロップ７０５に送くられる。この
方法で、出パケット　バッファ装？！２１３０−２がパ
ケットを受信することができないことを示す出パケット
　バッファ装置２１３０−２からの論理０のスロットル
ビットが制御リング２１１０上にセレクタ２１２８−２
の状態を定義する状態語と関連して挿入される。

システ１１　　クロック２１５０　（第３図）は外部ソ
ース、例えば、もう１つの交換システムからタイミング
を派生し、この３２．７６８メガヘルツシステム　クロ
ック信号Ｃ１及び８．０キロヘルツ同期信号５ＹＮＣを
Ｅ−バス２１０２を介して７ＭＳ２０１０内の各種要素
に配布する。これらクロック信号はＥ−バス２１０２を
横断する過程で遅延される。リング中継器２１４０は制
御リング２１１０の開始と制御リング２１１０の終端を
結ぶが、制御リング２１００の導線上に受信される状態
語及びスロットル　ビットを次のサイクルの開始におい
て再同期する。リング中継器（第８図）はバス２１１１
の個々の導線に対する８個の同期回路８０１−１から８
０１−８、及び２つのクロック回路８０２及び８０３を
含む。同期回路８０１−１は４つのフリップフロップ８
１１から８１４を含むが、これらは遅延されたクロック
信号Ｃ１に応答してバス２１１１の最初の導線からの４
ビツトを順次受信及び格納する。フリップフロップ８１
１から８１４内に格納される４つのビットは遅延された
クロック信号Ｃ１及び同期信号５ＹＮＣからクロック回
路８０３によって派生されるクロック信号に応答して同
時にラッチ８１５内に格納される。ラッチ８１５の内容
はその後遅延されてないクロック信号ＣＩ及び同期信号
５ＹＮＣからクロック回路８０２によって派生されるク
ロ７り信号に応答して並列に４つのフリップフロップ８
１６から８１９に送信される。マルチプレクサ８２７．
８２８及び８２９はそれぞれフリップフロップ８１７．
８１８及び８１９に格納するためにラッチ８１５からの
並列入力、あるいは前のフリップフロップ８１６．８１
７及び８１８からの出力信号を選択する。フリップフロ
ップ８１６から８１９内に格納される４ビツトは非遅延
クロック信号ＣＩに応答してバス２１１１の最初の導線
上に順に送出される。７個の追加の同期回路、例えば、
同期回路８０１−８はバス２１１１の他の７つの導線に
対して同一の機能を遂行する。こうして、制御リング２
１１００回りを信号が伝搬することに起因するタイミン
グ　スキューが次のリング　サイクルが開始される前に
除去される。

システム１０内で回路交換呼及びパケット交換呼の両方
を確立するために必要とされる呼処理は交換モジュール
の制御ユニット、例えば、交換モジュール１０００内の
制御ユニット１０１７と管理モジュール２０３０によっ
て共同して遂行される。この実施態様においては、管理
モジュール２０３０はグローバル　データ、例えば、使
用可能な時分割多重スイッチ２０１０を通じて回路交換
経路に関するデータを格納する。モジュール１０００と
１０５０との間の回路交換経路の確立には、前述のごと
く、モジュール１０００と１０５０の間及び時分割多重
スイッチ２０１０の間のリンク上に使用できる回路交換
タイムスロットの選択が含まれる。管理モジュール２０
３０は時分割多重スイッチ２０１０に延びる使用可能な
回路交換タイムスロットを定義するグローバル　データ
を格納し、任意のモジュール間回路交換呼に対して使用
されるべきタイムスロットの選択を遂行する。

管理モジュール２０３０はまたユーザパケットステーシ
ョンへのプロトコール　ハンドラ、例えば、１７００−
０の関連を定義するデータを格納する。これらデータは
パケット交換呼の確立の際に発信及び着信ユーザ　パケ
ット　ステーションの両方と関連するプロトコール　ハ
ンドラ内に要求される経路テーブル項目を生成するのに
使用される。本実施態様においては管理モジュール２０
３０がこれらグローバル　データを格納するために使用
されるが、このデータを格納するために交換モジュール
を使用することもできる。後者の場合は、呼を処理する
ために必要とされる全てのプロセッサ間通信はメツセー
ジ　スイッチ２０３１及び管理モジュール２０３０を巻
き込むことなく時分割多重スイッチ１０のパケット交換
機能を使用して達成される。

前述のごとく、この実施態様におけるモジュール間回路
交換呼の確立は１つの時分割多重スイッチ２０１０タイ
ムスロツトの選択を必要とする。

回路交換ユニフ）１０１１　　（第４図）内のタイムス
ロット交換器はモジュール間回路交換呼に対して使用さ
れるタイムスロットをループ　バックする能力を持つ。

モジュール内交換情報は時分割多重回路４１２及び４１
３上には運ばれないが、タイムスロット交換器４１０内
に１つのモジュール内呼が確立されたとき個々の回線４
１２及び４１３上の（個々の伝送の方向に対して１つの
）２つのタイムスロットがモジュール間回路交換呼を運
ぶのに使用できなくなる。この実施態様においては、モ
ジュール間回路交換呼が回ｖＡ４１２．＆び４１３上の
使用不可となるタイムスロットが時分割多重スイッチ２
０１０に延びるパケット　チャネルを構成する所定のパ
ケット　タイムスロットと対応するように確立される。

モジュール内回路交換呼が確立されるたびに、タイムス
ロットの選択が使用不可となる回線４１２及び４１３上
のタイムスロットが６４個のパケット　タイムスロット
の２つに対応するように行なわれる。従って、交換モジ
ュール１０００内に最高３２のモジュール内回路交換呼
を確立可能なモジュール間回路交換呼の数を減少させる
ことなく確立することが可能となる。

【図面の簡単な説明】

第１図は本発明の原理を図解するパケット　スイッチの
一例としての実施態様のブロック図を示し； 第２図及び第３図は第１１図に従って配置されたとき第
１図のパケット　スイッチを使用する一例としての交換
システムのブロック図を示し；第４図及び第５図は第２
図及び第３図のシステム内に含まれる回路交換ユニット
及び関連する制御ユニットの図を示し； 第６図から第８図は第３図に示されるように制御リング
に接続される送信制御ノード、セレクタ制御ノード、及
びリング中継器の図を示し；第９図は第２図及び第３図
のシステム内のモジュール間パケット通信に対して使用
される入りパケットの図を示し； 第１０図は第２図及び第３図のシステム内でモジュール
間制御パケット、ユーザ情報パケット及びアクセス信号
法パケットを運ぶために使用される通信インタフェース
の図を示し； 第１１図は第２図と第３図の配置関係を示す図である。 〔主要部分の符号の説明〕 入りパケットチャネル・・・８１ 出パケットチャネル・・・８２

Claims (1)

1. 【特許請求の範囲】 １、交換システムにおいて、該交換システムが個々が複
   数のアクセスポートを持つ複数の交換モジュール、 １つのモジュール間パケットスイッチ、 個々の該交換モジュールから該モジュール間パケットス
   イッチに延びる入りパケットチャネル、及び 該モジュール間パケットスイッチから個々の該交換モジ
   ュールに延びる出パケットチャネルを含み、 個々の該交換モジュールが該個々の交換モジュールの該
   アクセスポートへのあるいはこれからの情報を交換する
   ための手段、該交換手段を制御しまたモジュール間制御
   パケットを生成するための制御手段、並びに該制御手段
   によって生成されたモジュール間制御パケットを該モジ
   ュール間パケットスイッチへの入りパケットチャネル上
   に送信するための手段及び該モジュール間パケットスイ
   ッチからの出パケットチャネル上に受信されるモジュー
   ル間制御パケットを該制御手段に送信するための手段を
   含む通信インタフェースを含み、 該モジュール間パケットスイッチが該入りパケットチャ
   ネルの複数の上に受信されるモジュール間制御パケット
   を同時に複数の独立した経路を介して複数の該出パケッ
   トチャネルに交換するための手段を含むことを特徴とす
   る交換システム。 ２、特許請求の範囲第１項に記載の交換システムにおい
   て、さらに １つのモジュール間接続ユニットが含まれ、該個々の交
   換モジュールの該交換手段が該個々の交換モジュールの
   該アクセスポートと該モジュール間接続ユニットの間に
   回路交換接続を提供するための回路交換手段を含み、 該モジュール間接続ユニットが該交換モジュールの異な
   るモジュールのアクセスポート間に回路交換通信を提供
   するために個々の該交換モジュールの回路交換手段を相
   互接続するための手段を含むことを特徴とする交換シス
   テム。 ３、特許請求の範囲第２項に記載の交換システムにおい
   て、 該個々の交換モジュールの該交換手段がさらに該個々の
   交換モジュールの該アクセスポートと該個々の交換モジ
   ュールの該通信インタフェースの間にパケット交換接続
   を提供するためのパケット交換手段を含み、 該個々の交換モジュールの該通信インタフェースがさら
   に該個々の交換モジュールの該アクセスポートから該個
   々の交換モジュールの該パケット交換手段を介して受信
   されたユーザ情報パケットを該モジュール間パケットス
   イッチへの入りパケットチャネル上に受信するための手
   段、及び該モジュール間パケットスイッチからの出パケ
   ットチャネル上に受信されるユーザ情報を該個々の交換
   モジュールの該パケット交換手段に送信するための手段
   を含み、該モジュール間パケットスイッチの該パケット
   交換手段が該複数の該入りパケットチャネル上に受信さ
   れるモジュール間制御パケット及びユーザ情報パケット
   を同時に該複数の独立した経路を介して該複数の該出パ
   ケットチャネルに交換することを特徴とする交換システ
   ム。 ４、特許請求の範囲第３項に記載の交換システムにおい
   て、さらに 回路交換接続を該個々の交換モジュールから該モジュー
   ル間接続ユニットに延ばし、また該個々の交換モジュー
   ルから該モジュール間パケットスイッチへの入りパケッ
   トチャネルを運ぶための１つの入り時分割多重リンク、
   及び回路交換接続を該モジュール間接続ユニットから該
   個々の交換モジュールに延ばし、また該個々の交換モジ
   ュールへの該モジュール間パケットスイッチからの出パ
   ケットチャネルを運ぶための１つの出時分割多重リンク
   を含み、該個々の交換モジュールがさらに該個々の交換
   モジュールの該通信インタフェースに結合され、該モジ
   ュール間パケットスイッチへの入りパケットチャネルを
   該入り時分割多重リンク上に挿入するための手段、及び
   該個々の交換モジュールの該通信インタフェースに結合
   され、該出時分割多重リンクから該個々の交換モジュー
   ルへの出パケットチャネルを抽出するための手段を含み
   、 該モジュール間パケットスイッチがさらに個々が該モジ
   ュール間パケットスイッチの該パケット交換手段に送出
   するために該入り時分割リンクの１つから該入りパケッ
   トチャネルを抽出するための複数の手段、及び 個々が該出時分割多重リンクの１つに挿入するために該
   モジュール間パケットスイッチの該パケット交換手段か
   らの該出パケットチャネルの１つを送信するための複数
   の手段を含むごとを特徴とする交換システム。 ５、特許請求の範囲第３項に記載の交換システムにおい
   て、 該個々の交換モジュールの該制御手段が出アクセス信号
   法パケットを生成し、 該個々の交換モジュールの該パケット交換手段がさらに
   該個々の交換モジュールの該アクセスポートと該個々の
   交換モジュールの該通信インタフェースの間に信号法チ
   ャネルを提供し、該個々の交換モジュールの該通信イン
   タフェースがさらに該個々の交換モジュールの該アクセ
   スポートから該個々の交換モジュールの該パケット交換
   手段の該信号法チャネルを介して受信された入りアクセ
   ス信号法パケットを該個々の交換モジュールの該制御手
   段に送信するための手段、及び該個々の交換モジュール
   の該制御手段によって生成される出アクセス信号法パケ
   ットを該個々の交換モジュールの該パケット交換手段の
   該信号法チャネルを介して該個々の交換モジュールの該
   アクセスポートに送信するための手段を含むことを特徴
   とする交換システム。 ６、特許請求の範囲第１項に記載の交換システムにおい
   て、 該個々の交換モジュールの該交換手段が該個々の交換モ
   ジュールの該アクセスポートと該個々の交換モジュール
   の該通信インタフェースの間に回路交換接続を提供する
   ためのパケット交換手段を含み、 該個々の交換モジュールの該通信インタフェースがさら
   に該個々の交換モジュールの該アクセスポートから該個
   々の交換モジュールの該パケット交換手段を介して受信
   されるユーザ情報パケットを該モジュール間パケットス
   イッチへの入りパケットチャネル上に送出するための手
   段、及び該モジュール間パケットスイッチからの出パケ
   ットチャネル上に受信されるユーザ情報パケットを該個
   々の交換モジュールの該パケット交換手段に送出するた
   めの手段を含み、 該モジュール間パケットスイッチの該パケット交換手段
   が該複数の該入りパケットチャネル上に受信されるモジ
   ュール間制御パケット及びユーザ情報パケットを該複数
   の独立した経路を介して該複数の出パケットスイッチに
   同時にパケット交換することを特徴とする交換シシステ
   ム。 ７、特許請求の範囲第６項に記載の交換システムにおい
   て、 該個々の交換モジュールの該制御手段が出７クセス信号
   法パケットを生成し、 該個々の交換モジュールの該パケット交換手段がさらに
   該個々の交換モジュールの該アクセスポートと該個々の
   交換モジュールの該通信インタフェースの間に信号法チ
   ャネルを提供し、該個々の交換モジュールの該通信イン
   タフェースがさらに該個々の交換モジュールの該アクセ
   スポートから該個々の交換モジュールの該パケット交換
   手段の該信号法チャネルを介して受信された入りアクセ
   ス信号法パケットを該個々の交換モジュールの該制御手
   段に送信するための手段、及び個々の交換モジュールの
   該制御手段によって生成される出アクセス信号法パケッ
   トを該個々の交換モジュールの該パケット交換手段の該
   信号法チャネルを介して該個々の交換モジュールの該ア
   クセスポートを送信するための手段を含むことを特徴と
   する交換システム。 ８、特許請求の範囲第１項に記載の交換システムにおい
   て、 該個々の交換モジュールの該交換手段が該個々の交換モ
   ジュールの該アクセスポートへのあるいはこれからのパ
   ケット交換接続を提供するための手段を含むことを特徴
   とする交換システム。 ９、特許請求の範囲第１項に記載の交換システムにおい
   て、 該個々の交換モジュールの該交換手段が該個々の交換モ
   ジュールの該アクセスポートと該個々の交換モジュール
   の該制御手段の間に信号法チャネルを提供することを特
   徴とする交換システム、 １０、特許請求の範囲第１項に記載の交換システムにお
   いて、該モジュール間パケットスイッチが個々が該入り
   パケットチャネルの少なくとも１つから受信されるパケ
   ットを格納するために使用される複数のパケットバッフ
   ァ、 個々が該出パケットチャネルの少なくとも１つと関連す
   る該パケットバッファの任意の１つを個々のセレクタと
   関連する１つの出パケットチャネルに選択的に接続する
   ための複数のセレクタ、及び 該格納されたパケットに応答して該格納されたパケット
   内に含まれる見出しに基づいて該セレクタによって遂行
   される該選択的接続を制御するための手段を含むことを
   特徴とする交換システム。