JPS6360637A - 多重分離方式 - Google Patents
多重分離方式Info
- Publication number
- JPS6360637A JPS6360637A JP20474086A JP20474086A JPS6360637A JP S6360637 A JPS6360637 A JP S6360637A JP 20474086 A JP20474086 A JP 20474086A JP 20474086 A JP20474086 A JP 20474086A JP S6360637 A JPS6360637 A JP S6360637A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- multiplexing
- control
- multiplexed
- demultiplexing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 10
- 230000001360 synchronised effect Effects 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
基本信号速度のフレーム構成上に多重化に必要な制御信
号を挿入して基本信号を作成し、この基本信号を多重化
して高次の多重化信号を形成する同期多重化方式の受信
部ににおいて、固定タイミングで動作して制御信号を識
別する回路を設け、識別された制御信号に応じて多重分
離用タイミングパルスを制御することによって、送信側
における多重化時のチャネルと、受信側における多重分
離後のチャネルとの対応を安定にとることができるよう
にしたものである。
号を挿入して基本信号を作成し、この基本信号を多重化
して高次の多重化信号を形成する同期多重化方式の受信
部ににおいて、固定タイミングで動作して制御信号を識
別する回路を設け、識別された制御信号に応じて多重分
離用タイミングパルスを制御することによって、送信側
における多重化時のチャネルと、受信側における多重分
離後のチャネルとの対応を安定にとることができるよう
にしたものである。
本発明はPCM信号の多重化方式に係り、特に基本信号
を整数倍の関係で多重化する同期多重化方式に関するも
のである。
を整数倍の関係で多重化する同期多重化方式に関するも
のである。
ビデオ信号等の広帯域信号を伝送・交換するためには、
従来のPCMハイアラキに基づく多重化方式では、群信
号中の各信号のタイムスロットが固定していないため、
群信号から希望信号を直接抽出して出力することは非常
に難しかった。またサービスの広帯域化に伴い、ジッタ
等の影響を低減するため高次群による同期網の構築が検
討されている。このような状況の中で、広帯域l5DN
の基本信号速度として数+M b p sを選び、多重
化PCMハイアラキとしてその整数倍を許容する同期多
重化方式が検討されている。
従来のPCMハイアラキに基づく多重化方式では、群信
号中の各信号のタイムスロットが固定していないため、
群信号から希望信号を直接抽出して出力することは非常
に難しかった。またサービスの広帯域化に伴い、ジッタ
等の影響を低減するため高次群による同期網の構築が検
討されている。このような状況の中で、広帯域l5DN
の基本信号速度として数+M b p sを選び、多重
化PCMハイアラキとしてその整数倍を許容する同期多
重化方式が検討されている。
この同期多重化方式では、多重化ハイアラキを基本信号
速度の整数倍としているため、多重化単位での補助信号
(フレーム同期信号、制御信号等)の挿入は行わず、多
重化時に必要な制御信号等は予め基本信号フレーム上に
用意しておいて、この制御信号領域を利用して多重化を
行うようにしている。これによって、高速性が必要とさ
れる多重化部の構成が非常に簡単化され(単なるP/S
変換、S/P変換のみで構成できる)、かつフレーム同
期処理および多重化チャネル対応をとるチャネル切替部
の制御処理等は、基本信号速度で行えばよいため、高速
化に適した構成をとることが可能である。なおここでチ
ャネル切替は、高速多重部の機能が単なるP/S変換、
S/P変換のみであるため、多重化時のチャネル番号と
多重分離後のチャネル番号とが必ずしも一致しないので
、チャネル切替によってチャネル対応をとることが必要
になるため設けられるものである。
速度の整数倍としているため、多重化単位での補助信号
(フレーム同期信号、制御信号等)の挿入は行わず、多
重化時に必要な制御信号等は予め基本信号フレーム上に
用意しておいて、この制御信号領域を利用して多重化を
行うようにしている。これによって、高速性が必要とさ
れる多重化部の構成が非常に簡単化され(単なるP/S
変換、S/P変換のみで構成できる)、かつフレーム同
期処理および多重化チャネル対応をとるチャネル切替部
の制御処理等は、基本信号速度で行えばよいため、高速
化に適した構成をとることが可能である。なおここでチ
ャネル切替は、高速多重部の機能が単なるP/S変換、
S/P変換のみであるため、多重化時のチャネル番号と
多重分離後のチャネル番号とが必ずしも一致しないので
、チャネル切替によってチャネル対応をとることが必要
になるため設けられるものである。
しかしながらこのような構成は、サービスが基本信号速
度以下で提供されている場合、すなわちパイプとして使
用されている状況では問題とならないが、複数の基本信
号フレームを結合して使用する必要がある広帯域サービ
スでは、多重分離後の基本信号フレーム上で位相差を生
じる可能性があり、このような位相差を生じない同期多
重化方式が要望される。
度以下で提供されている場合、すなわちパイプとして使
用されている状況では問題とならないが、複数の基本信
号フレームを結合して使用する必要がある広帯域サービ
スでは、多重分離後の基本信号フレーム上で位相差を生
じる可能性があり、このような位相差を生じない同期多
重化方式が要望される。
従来の同期多重化方式においては、多重分離後の基本信
号フレーム上に書き込まれている多重化制御信号を識別
し、この識別結果により多重分離用ラッチ回路の直後に
置かれているチャネル切替部を制御して、チャネルの対
応をとるようにしていた。
号フレーム上に書き込まれている多重化制御信号を識別
し、この識別結果により多重分離用ラッチ回路の直後に
置かれているチャネル切替部を制御して、チャネルの対
応をとるようにしていた。
第5図は基本信号のフレーム構成を示したものである。
同図に示されるようにフレーム構成は制御信号および情
報信号(D)からなり、制御信号はフレーム同期信号(
F)、多重化制御信号(ID)および保守監視信号等か
ら構成されている。
報信号(D)からなり、制御信号はフレーム同期信号(
F)、多重化制御信号(ID)および保守監視信号等か
ら構成されている。
第6図は従来の同期多重化装置の構成例を示したもので
ある。送信側において、多重化部では各チャネルの識別
信号書き込み部11. 12.−。
ある。送信側において、多重化部では各チャネルの識別
信号書き込み部11. 12.−。
1nにおいて、それぞれのチャネルCHI、、CH2+
−−−CHnの基本信号FBに対して、それぞれ特定
の多重化チャネル番号を多重化制御信号IDに書き込む
。P/S変換部2においては、多重化チャネル番号を書
き込まれた各チャネルの基本信号を並直列変換して多重
化信号nFBを作成する。
−−−CHnの基本信号FBに対して、それぞれ特定
の多重化チャネル番号を多重化制御信号IDに書き込む
。P/S変換部2においては、多重化チャネル番号を書
き込まれた各チャネルの基本信号を並直列変換して多重
化信号nFBを作成する。
制御部(CONT)3は、この際における各部の動作タ
イミングを制御する。P/S変換部2の出力における多
重化信号nFBは、伝送路4を経て受信側に送られる。
イミングを制御する。P/S変換部2の出力における多
重化信号nFBは、伝送路4を経て受信側に送られる。
受信側において、多重化分離部では入力多重化信号をS
/P変換部5において直並列変換して、順次異なるタイ
ミングを有する信号SRI、SR2、−・、SRnに分
離し、ラッチ部6においてカウンタ7のタイミング信号
に応じてラッチして速度変換して、基本信号CHI’
、CH2’ 、−。
/P変換部5において直並列変換して、順次異なるタイ
ミングを有する信号SRI、SR2、−・、SRnに分
離し、ラッチ部6においてカウンタ7のタイミング信号
に応じてラッチして速度変換して、基本信号CHI’
、CH2’ 、−。
CHn’ を生じる。この時点では各チャネルの基本信
号の多重化チャネル番号は、送信側のそれと必ずしも対
応がとれていない。
号の多重化チャネル番号は、送信側のそれと必ずしも対
応がとれていない。
フレーム同期、多重化チャネル番号識別部(FSYNC
,ID DET)8では特定チャネルの基本信号例え
ばCHn’ についてフレーム同期をとるとともに、そ
の多重化チャネル番号を識別する。そして識別された多
重化チャネル番号が、そのチャネルの本来の多重化チャ
ネル番号と一致するように、スイッチ部9を制御して各
チャネルの基本信号の順序を順次入れ替える。これによ
って送信側における多重化時のチャネル番号と対応のと
れたチャネル番号CH1、CH2、−CHnを有する出
力信号が得られる。
,ID DET)8では特定チャネルの基本信号例え
ばCHn’ についてフレーム同期をとるとともに、そ
の多重化チャネル番号を識別する。そして識別された多
重化チャネル番号が、そのチャネルの本来の多重化チャ
ネル番号と一致するように、スイッチ部9を制御して各
チャネルの基本信号の順序を順次入れ替える。これによ
って送信側における多重化時のチャネル番号と対応のと
れたチャネル番号CH1、CH2、−CHnを有する出
力信号が得られる。
第6図に示された同期多重化装置の構成は、基本信号を
パイプとして使用することを目的としているため、複数
の基本信号フレームを結合して使用する場合には、各チ
ャネルの位相関係が多重化前の位相関係と必ずしも一致
しないため、複数チャネル間の位相調整を行う必要があ
る。
パイプとして使用することを目的としているため、複数
の基本信号フレームを結合して使用する場合には、各チ
ャネルの位相関係が多重化前の位相関係と必ずしも一致
しないため、複数チャネル間の位相調整を行う必要があ
る。
すなわち例えば5 Q M b p sを基本信号速度
とする基本信号3本を結合して使用して、150Mbp
sの信号を伝送する場合、ネットワークの構成によって
は次のような場合が生じる。
とする基本信号3本を結合して使用して、150Mbp
sの信号を伝送する場合、ネットワークの構成によって
は次のような場合が生じる。
1.3本の結合された基本信号が各々別ルートで伝送さ
れ、パス遅延時間差により3本の基本信号間でフレーム
位相差を生じる。
れ、パス遅延時間差により3本の基本信号間でフレーム
位相差を生じる。
2.3本の基本信号が同一の多重化伝送路で送られたと
しても、多重分離の方法によっては結合された基本信号
間にフレーム位相差を生じる。
しても、多重分離の方法によっては結合された基本信号
間にフレーム位相差を生じる。
上記1の問題については、同一伝送路を通るようにネッ
トワークを制御することよって解決可能である。しかし
ながら2の問題については、従来の多重分離方法では問
題が生じる。
トワークを制御することよって解決可能である。しかし
ながら2の問題については、従来の多重分離方法では問
題が生じる。
第7図は従来の同期多重化装置における多重分離のタイ
ムチャートを示したものである。第7図において多重化
された入力データは、S/P変換部5の出力SRI、S
R2,・−、SRnにおいて、順次1ビツトずつ遅れた
出力を生じる。ラッチ部6においてはカウンタ7の固定
タイミング信号PH1に応じてラッチして速度変換して
、基本信号CHI’ 、CH2’ 、−−−、CHn’
に分離する。
ムチャートを示したものである。第7図において多重化
された入力データは、S/P変換部5の出力SRI、S
R2,・−、SRnにおいて、順次1ビツトずつ遅れた
出力を生じる。ラッチ部6においてはカウンタ7の固定
タイミング信号PH1に応じてラッチして速度変換して
、基本信号CHI’ 、CH2’ 、−−−、CHn’
に分離する。
この基本信号出力はチャネル番号の配列が送信側と対応
していないので、多重化チャネル番号を識別してスイッ
チ部9においてチャネル入れ替えを行って、チャネル番
号の対応を取り直すが、この際第7図に示すように各チ
ャネル出力において1ビツトの位相差が生じる可能性が
ある。
していないので、多重化チャネル番号を識別してスイッ
チ部9においてチャネル入れ替えを行って、チャネル番
号の対応を取り直すが、この際第7図に示すように各チ
ャネル出力において1ビツトの位相差が生じる可能性が
ある。
そのためスイッチ部出力に1ビツトの遅延を挿税できる
機能を挿入して、結合された各チャネル間で位相制御を
行う必要がある。さもないと例えば伝送信号が画像信号
の場合、1ビツトの違いによって出力信号1バイト中の
MSBとLSBが入れ替る可能性があるが、このような
場合再生される画像は全く無意味なものとなってしまう
という問題があった。
機能を挿入して、結合された各チャネル間で位相制御を
行う必要がある。さもないと例えば伝送信号が画像信号
の場合、1ビツトの違いによって出力信号1バイト中の
MSBとLSBが入れ替る可能性があるが、このような
場合再生される画像は全く無意味なものとなってしまう
という問題があった。
本発明はこのような従来技術の問題点を解決しようとす
るものであって、第1図にその原理的構成を示すように
、 基本信号フレーム上に多重化チャネル番号を含む制
御信号を有し、同期化された基本信号をその速度の整数
倍の信号速度に多重化する同期多重化方式の多重分離装
置において、直並列変換手段11と、制御用ラッチ手段
12と、制御信号識別手段14と、タイミング制御手段
15と、多重分離ラッチ手段16とを具えたものである
。
るものであって、第1図にその原理的構成を示すように
、 基本信号フレーム上に多重化チャネル番号を含む制
御信号を有し、同期化された基本信号をその速度の整数
倍の信号速度に多重化する同期多重化方式の多重分離装
置において、直並列変換手段11と、制御用ラッチ手段
12と、制御信号識別手段14と、タイミング制御手段
15と、多重分離ラッチ手段16とを具えたものである
。
直並列変換手段11は、入力多重化信号を直並列変換し
て、順次異なるタイミングを有する多重化チャネル数の
並列信号出力を発生する。
て、順次異なるタイミングを有する多重化チャネル数の
並列信号出力を発生する。
制御用ラッチ手段12は、直並列変換手段11の出力に
おける特定チャネルの信号を固定タイミングでラッチす
る。
おける特定チャネルの信号を固定タイミングでラッチす
る。
制御信号識別手段14は、制御用ラッチ手段12でラッ
チされた特定チャネルの信号の多重化チャネル番号を識
別して、制御用ラッチ手段12が接続されている多重化
チャネルの番号との差を検出する。
チされた特定チャネルの信号の多重化チャネル番号を識
別して、制御用ラッチ手段12が接続されている多重化
チャネルの番号との差を検出する。
タイミング制御手段15は、制御用ラッチ手段12にお
けるラッチタイミングに対して、上述の多重化チャネル
番号の差に相当するタイミング差を有するタイミング信
号を発生する。
けるラッチタイミングに対して、上述の多重化チャネル
番号の差に相当するタイミング差を有するタイミング信
号を発生する。
多重分離ラッチ手段16は、タイミング制御手段15の
タイミング信号によって直並列変換手段11の出力をラ
ッチすることによって、多重化チャネル数の基本信号出
力を発生する。
タイミング信号によって直並列変換手段11の出力をラ
ッチすることによって、多重化チャネル数の基本信号出
力を発生する。
本発明の多重分離方式では、制御用ラッチ手段において
特定チャネルを固定タイミングでラッチして得られた出
力によって、その特定チャネルの基本信号フレーム上の
チャネル番号を識別して制御用ラッチ手段が接続されて
いる特定チャネル番号と比較して、その差に応じて多重
分離用ラッチ回路を制御することによって、多重時のチ
ャネル番号と多重分離後のチャネル番号が対応するよう
に制御する。
特定チャネルを固定タイミングでラッチして得られた出
力によって、その特定チャネルの基本信号フレーム上の
チャネル番号を識別して制御用ラッチ手段が接続されて
いる特定チャネル番号と比較して、その差に応じて多重
分離用ラッチ回路を制御することによって、多重時のチ
ャネル番号と多重分離後のチャネル番号が対応するよう
に制御する。
第2図は本発明の一実施例を示し、多重分離部の構成を
例示している。同図において21はシフト5レジスタ、
22は制御ラッチ部、23はカウンタ回路、24はフレ
ーム同期、多重化チャネル番号識別部、25はタイミン
グ制御部、26は多重分離用ラッチ部である。
例示している。同図において21はシフト5レジスタ、
22は制御ラッチ部、23はカウンタ回路、24はフレ
ーム同期、多重化チャネル番号識別部、25はタイミン
グ制御部、26は多重分離用ラッチ部である。
また第3図は第2図の実施例における多重分離のタイム
チャートを示したものである。
チャートを示したものである。
多重化された入力データは、クロックに応じてシフトレ
ジスタ21に読み込まれて、1ビツトずつ順次ずれた出
力SRI、SR2,−,SRnを並列に生じる。制御ラ
ッチ部22は特定の1チヤネルの出力例えばSRnを、
クロックをカウントするカウンタ回路23の固定タイミ
ング信号PH1に応じてラッチして、出力を生じる。フ
レーム同期、多重化チャネル番号識別部24は、制御ラ
ッチ部22の出力についてフレーム同期をとるとともに
、その多重化チャネル番号を識別する。
ジスタ21に読み込まれて、1ビツトずつ順次ずれた出
力SRI、SR2,−,SRnを並列に生じる。制御ラ
ッチ部22は特定の1チヤネルの出力例えばSRnを、
クロックをカウントするカウンタ回路23の固定タイミ
ング信号PH1に応じてラッチして、出力を生じる。フ
レーム同期、多重化チャネル番号識別部24は、制御ラ
ッチ部22の出力についてフレーム同期をとるとともに
、その多重化チャネル番号を識別する。
いま識別結果が多重化チャネル番号にであったとすると
、送信側の多重化チャネル番号nに対してに−nビット
ずれているので、タイミング制御部25はシフトレジス
タ21における書き込みクロックからに−nビットずれ
た多重分離タイミング信号PHCを発生して多重分離用
ラッチ部26に与える。多重分離用ラッチ部26はこの
タイミングによってシフトレジスタ21の出力をラッチ
して速度変換することによって、送信側における多重化
時のチャネル番号と対応のとれたチャネル番号を有する
出力基本信号CH1,CH2,−・。
、送信側の多重化チャネル番号nに対してに−nビット
ずれているので、タイミング制御部25はシフトレジス
タ21における書き込みクロックからに−nビットずれ
た多重分離タイミング信号PHCを発生して多重分離用
ラッチ部26に与える。多重分離用ラッチ部26はこの
タイミングによってシフトレジスタ21の出力をラッチ
して速度変換することによって、送信側における多重化
時のチャネル番号と対応のとれたチャネル番号を有する
出力基本信号CH1,CH2,−・。
CHnを生じる。
第4図はタイミング制御部25の一構成例を示し、デコ
ーダ25.はカウンタ回路23からのカウンタ値をデコ
ードし、セレクタ252はフレーム同期、多重化チャネ
ル番号識別部24において識別された多重化チャネル番
号に応じて、デコーダ251の出力を選択することによ
って、多重分離タイミング信号PHCを発生する。
ーダ25.はカウンタ回路23からのカウンタ値をデコ
ードし、セレクタ252はフレーム同期、多重化チャネ
ル番号識別部24において識別された多重化チャネル番
号に応じて、デコーダ251の出力を選択することによ
って、多重分離タイミング信号PHCを発生する。
以上説明したように本発明によれば、常に正しく送信側
において多重化された各チャネルの基本信号との間で位
相ずれのない出力基本信号を多重分離することができる
ので、複数の基本信号を結合して使用する広帯域サービ
スに対しても、安定に多重分離を行うことができるとと
もに、その場合の装置構成も簡易であって小型化が可能
である。
において多重化された各チャネルの基本信号との間で位
相ずれのない出力基本信号を多重分離することができる
ので、複数の基本信号を結合して使用する広帯域サービ
スに対しても、安定に多重分離を行うことができるとと
もに、その場合の装置構成も簡易であって小型化が可能
である。
第1図は本発明の原理令9構成を示す図、第2図は本発
明の一実施例の同期分離部の構成を示す図、 第3図は第2図の実施例における多重分離のタイムチャ
ートを示す図、 第4図はタイミング制御部の一構成例を示す図、第5図
は基本信号のフレーム構成を示す図、第6図は従来の同
期多重化装置の構成例を示す図、 第7図は従来の同期多重化装置における同期分離のタイ
ムチャートを示す図である。 21−シフトレジスタ 22−制御ラッチ部 23−・・カウンタ回路 24・・−フレーム同期、多重化チャネル番号識別部 25・−タイミング制御部 25、−・−デコーダ 252・−セレクタ 26−・−多重分離用ラッチ部
明の一実施例の同期分離部の構成を示す図、 第3図は第2図の実施例における多重分離のタイムチャ
ートを示す図、 第4図はタイミング制御部の一構成例を示す図、第5図
は基本信号のフレーム構成を示す図、第6図は従来の同
期多重化装置の構成例を示す図、 第7図は従来の同期多重化装置における同期分離のタイ
ムチャートを示す図である。 21−シフトレジスタ 22−制御ラッチ部 23−・・カウンタ回路 24・・−フレーム同期、多重化チャネル番号識別部 25・−タイミング制御部 25、−・−デコーダ 252・−セレクタ 26−・−多重分離用ラッチ部
Claims (1)
- 【特許請求の範囲】 基本信号フレーム上に多重化チャネル番号を含む制御信
号を有し、同期化された該基本信号をその速度の整数倍
の信号速度に多重化する同期多重化方式の多重分離装置
において、 入力多重化信号を順次異なるタイミングを有する多重化
チャネル数の並列信号出力に変換する直並列変換手段(
11)と、 該直並列変換手段(11)の特定チャネルの信号を固定
タイミングでラッチする制御用ラッチ手段(12)と、 該制御用ラッチ手段(12)の出力における多重化チャ
ネル番号を識別して、該制御用ラッチ手段(12)が接
続されている多重化チャネルの番号との差を検出する制
御信号識別手段(14)と、前記制御用ラッチ手段(1
2)の固定タイミングと該多重化チャネル番号の差に相
当するタイミング差を有するタイミング信号を発生する
タイミング制御手段(15)と、 該タイミング制御手段(15)のタイミング信号によっ
て前記直並列変換手段(11)の出力をラッチして多重
化チャネル数の基本信号出力を発生する多重分離ラッチ
手段(16)とを具えてなることを特徴とする同期多重
化方式。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61204740A JPH0642651B2 (ja) | 1986-08-30 | 1986-08-30 | 多重分離方式 |
DE8787905649T DE3782496T2 (de) | 1986-08-30 | 1987-08-27 | Multiplexverteilanordnung in einem synchronen multiplexiersystem. |
EP87905649A EP0302112B1 (en) | 1986-08-30 | 1987-08-27 | Multiplex dividing apparatus in a synchronous multiplexing system |
PCT/JP1987/000634 WO1988001815A1 (en) | 1986-08-30 | 1987-08-27 | Multiplex dividing apparatus in a synchronous multiplexing system |
US07/485,833 US4977558A (en) | 1986-08-30 | 1990-02-28 | Demultiplexing device of synchronous multiplexing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61204740A JPH0642651B2 (ja) | 1986-08-30 | 1986-08-30 | 多重分離方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6360637A true JPS6360637A (ja) | 1988-03-16 |
JPH0642651B2 JPH0642651B2 (ja) | 1994-06-01 |
Family
ID=16495533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61204740A Expired - Fee Related JPH0642651B2 (ja) | 1986-08-30 | 1986-08-30 | 多重分離方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0642651B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6331989B1 (en) | 1997-02-18 | 2001-12-18 | Nec Corporation | Multiplex transmission method and system |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50102206A (ja) * | 1974-01-08 | 1975-08-13 | ||
JPS5329045A (en) * | 1976-08-30 | 1978-03-17 | Hokushin Electric Works | Nonlinear calculating circuit |
JPS5758429A (en) * | 1980-09-26 | 1982-04-08 | Fujitsu Ltd | Multiplex conversion circuit |
JPS59135946A (ja) * | 1983-01-25 | 1984-08-04 | Nec Corp | デイジタル同期多重変換方式 |
JPS60160236A (ja) * | 1984-01-31 | 1985-08-21 | Fujitsu Ltd | Pcm多重変換装置の同期方式 |
-
1986
- 1986-08-30 JP JP61204740A patent/JPH0642651B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50102206A (ja) * | 1974-01-08 | 1975-08-13 | ||
JPS5329045A (en) * | 1976-08-30 | 1978-03-17 | Hokushin Electric Works | Nonlinear calculating circuit |
JPS5758429A (en) * | 1980-09-26 | 1982-04-08 | Fujitsu Ltd | Multiplex conversion circuit |
JPS59135946A (ja) * | 1983-01-25 | 1984-08-04 | Nec Corp | デイジタル同期多重変換方式 |
JPS60160236A (ja) * | 1984-01-31 | 1985-08-21 | Fujitsu Ltd | Pcm多重変換装置の同期方式 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6331989B1 (en) | 1997-02-18 | 2001-12-18 | Nec Corporation | Multiplex transmission method and system |
Also Published As
Publication number | Publication date |
---|---|
JPH0642651B2 (ja) | 1994-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4667324A (en) | Network multiplex structure | |
JPS61135243A (ja) | 多重伝送方法 | |
US4977558A (en) | Demultiplexing device of synchronous multiplexing system | |
CA2118548A1 (en) | Circuit and method for alignment of digital information packets | |
WO2003017543A1 (en) | Time-division multi-transfer method, apparatus, and system | |
JPH09168000A (ja) | チャネル多重分離方式およびチャネル多重分離装置 | |
JPS63236432A (ja) | Bsi化ビツトインタリ−ブ多重方式 | |
JPS6360637A (ja) | 多重分離方式 | |
JPS6360636A (ja) | 多重分離方式 | |
JPH04826A (ja) | ディジタル多重伝送システム | |
JP2830787B2 (ja) | Sdh同期通信装置 | |
JPH0461528A (ja) | 時分割多重分離装置 | |
JPH0530049A (ja) | 映像分配方式 | |
JPH04127734A (ja) | ビット多重化システム | |
JP2871904B2 (ja) | オクテット多重化装置 | |
KR100313141B1 (ko) | 다중화전송회로 | |
JP2000333168A (ja) | データ伝送方法及びデータ伝送装置 | |
JP3384370B2 (ja) | デジタル信号の多重化・逆多重化方法 | |
JP2002077091A (ja) | 多重伝送装置、多重伝送方法及び多重伝送制御用ソフトウェアを記録した記憶媒体 | |
JP2541121B2 (ja) | Ds3フレ―ム送受信装置 | |
JP2581266B2 (ja) | 多重化装置 | |
JPH06252870A (ja) | データ多重化伝送方式 | |
JPH05218996A (ja) | 多重化装置 | |
KR100452514B1 (ko) | 비동기전송모드 교환기 디에스3급 듀얼모드 회선망 정합장치 | |
JPH0394533A (ja) | 時分割多重化装置の伝送回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |