JPS6360537A - 金属積層体及びその製造方法 - Google Patents

金属積層体及びその製造方法

Info

Publication number
JPS6360537A
JPS6360537A JP20545786A JP20545786A JPS6360537A JP S6360537 A JPS6360537 A JP S6360537A JP 20545786 A JP20545786 A JP 20545786A JP 20545786 A JP20545786 A JP 20545786A JP S6360537 A JPS6360537 A JP S6360537A
Authority
JP
Japan
Prior art keywords
layer
alloy
metal
atomic
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20545786A
Other languages
English (en)
Inventor
Yasunori Taga
康訓 多賀
Hideya Yamadera
秀哉 山寺
Takeshi Owaki
健史 大脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP20545786A priority Critical patent/JPS6360537A/ja
Publication of JPS6360537A publication Critical patent/JPS6360537A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laminated Bodies (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は金属積層体、特にSiチップとリード線とをP
b−Sn系半田付けにより強い接合力でオーミック接触
させるための金属積層体薄膜電極及びその製造方法に関
する。
(従来の技術) 近年半導体デバイスの開発・応用か盛んになりその信頼
性を確保する為に薄膜・表面・界面の諸物性研究の重要
性が増している。“マイクロソルダリングと言う言葉に
表わされる電子工業に於ける微小部の半田付けはその典
型的な例である。
マイクロソルダリングにはその応用面から(i)Si等
の半導体素子とリード線等の導体との接続、及び(11
)半導体やICパッケージの接合。
等かある。とくにSiに代表される半導体チップのセラ
ミックス基板への接合や、リード線とり出し用の半田付
けはデバイスの高信頼性の為にも最も重要な技術である
Siチップの半田付けにはAu−Si、Au−C;e、
Au−3rr等のAu系共晶半田の他にpb−Sn系共
晶半田が用いられる。安価で生産性に富むことからPb
−Sn系半田の使用か一般的である。しかしPb−Sn
半田は直接S1チツプ上に接合出来ないことから現実に
はNi膜を介在させるか、更に高い信頼性を得る為には
T i / N i/ A u又はCr / N i 
/ A u 3層構造膜を介して半田付けしている。こ
れらの電極の各構成元素の役割は、Ti、Cr等はSi
と反応し金属シリサイドを形成しオーミック接触を得る
もので、3層膜中間層のNiは半田中のSnのSiチッ
プ側への拡散を阻止し、Auは酸化防止と良好な半田付
は確保の為である。
(発明が解決しようとする問題点) しかし、いずれの場合も、金属シリサイドとその上の金
属層との接合不良、高温雰囲気中での使用2通電に伴う
自己発熱によりSnのNi層中への拡散、さらには金属
層との界面への偏析によるは″く離2等の問題があった
。さらには多層電極の場合、生産性、コストの面で非常
に高くなるばかりかt隻数の界面を有することから各層
間の接合力不足等の問題が常にあった。その結果、Si
チップ上に金属膜を形成し、熱処理することによりオー
ミック接触を確保出来且つ半田付けにより強い接合力を
得ることの可能な金属積層体電極の出現が強く望まれて
いた。
(問題点を解決するための手段) 前述した様な理由から半導体デバイス用電極材、なかん
ずく自動車に搭載可能なS1デバイス用電極材には、(
1)半田層とSiとの間にオーミック接触が得られる。
  (it)少くとも150°C雰囲気下に於ける長時
間使用下でも半田中のSnの拡散が阻止されること、 
(ill)強い接合力か?11られること1等の条件が
必要である。Pb−Sn系゛ト山付けか出来る金属とし
てはCu、Ni。
Fe合金等が挙げられるが、Siとの間でシリサイドを
形成するものとしてはNi、Fe等である。しかしよく
知られているようにFeに1〜2%のCr、Si、Mo
などの不純物が混入すれば半田付けは極めて困難となる
。一方Ni合金のうち発明者らはNi・−Si又はNi
−Si−B合金が半田付は性にすぐれていることを見出
した。さらにこれらの合金はその組成範囲によってSn
の拡散速度に著しいt目迎があることも判明した。また
Ni−Si又はNi−Si−B合金又はFe金属はSi
チップとの間で安定したシリサイドを形成することも実
験的に確かめた。これらの事実からS i J:に特定
の組成領域のNi−Si又はNi−Si−B又はFe層
を形成し、その後の熱処理によるシリサイドの形成後、
半田付けすることによりSiチップからのリード線取り
出しを行えば、  S’iとの間にFe又はNiシリサ
イドが形成出来、Ni−Si若しくはN i−S i−
B合金又はFe金属層かSnの拡散を阻止又は減速し且
つ元来−層だけであったNi−Si又はNi−Si−B
又はFe層の両側からNi(又はFe)−Sn層、  
Ni  (又はFe)シリサイド層が成長したことにな
り不連続な界面の無い強固な接合を有する金属積層電極
が得られ本発明に至ったのである。
本発明の金属積層体はSnを含有する第1金属層とNi
(又はFe)とSnとを含有する第2金属層とNi−S
i又はNi−Si−B合金又はFe金属から成る第3金
属層とNi(又はFe)とSiとを含む第4金属層とか
ら成り該N 1−Si若しくはNi−Si−B合金又は
Fe金属から成る第3金属層は第2金属層から第4金属
層へのSnの拡散を阻止する層であることを特徴とする
第1金属層C以下単に第1層と記す)とは少くともSn
を含有する金属のことをさす。すなわちSnは第1層の
必須成分である。第1層は少くとも数片子96以上のS
nを含有し、他の成分としてはPb、Cu、Sb、Ni
、In等を含有する半田、青銅、活字合金等の合金をさ
す。半導体分野での電極接合用半田としては通常Pb−
Sn合金が用いられておりSnを5〜90重−%、Pb
を10〜95重量%含有する。また、青銅は通常Cu−
Sn合金が用いられておりSnを2〜35重量%、Cu
を65〜98重量%含有する。また、活字合金は通・常
Pb−3b−Sn合金が用いられておりSnを1〜10
重量%、Pbを70〜94重量%、Sbを3〜20重量
%含有する第2層はNi(又はFe)とSnを必須成分
として含む金属である。第2層にはSnを20〜80原
子%含むほか、Si、B、Cu、Ag。
In、Sb、等を2〜3原子%以下含むことかできる。
第2層はSnを含む第1層とNt又はFeを含む第3層
とを接合する役割を果すものである。
第3層はNi−Si合金又はN i−Si−B合金又は
Fe金属から成り本発明の金属積層体に於ける最も顕著
な技術的特徴である。Ni−Si−B合金がSnの拡散
防止層として働く組成領域を第1図に示す。第1図に於
ける領域■は28原子%≦Si+B≦50原子%且つS
i≧10原子%、領域■は20原子96≦Si+B<2
8原子%、且つSi≧10原子%、領域■は10原子%
≦Si十B<20原子%、且つB≦lO原子%である。
領域■、領域■、領域■はいずれもSnの拡散防止層と
しての役割を果たすがそれらの間の相違はSnの拡散防
止効果の程度である。つまり拡散防止能は■〉■〉■の
順である。
また、Ni−Si合金の場合はSnの拡散防止に有効な
組成範囲はSi≦50原子%でありNi100%の場合
は除く。
さらに領域■、■、■はいずれもPb−Sn半田による
ぬれ性が良好で半田付は可能となる。
Fe金属はFe又はFe合金(以下Feて代表する)か
ら成り、  C<  0.2重量%、Si<0.5重量
%、Mn<1重量%、  P<  0.03重量%、S
く0.03 mm%、 N i < 3重AM %+ 
 Cr < 2重量%、Mo<Q、5重量%から成るも
のは、Snの拡散防止効果がある。Fe中に含まれる不
純物に関しては、Si基板との間でのシリサイド(Fe
ンリサイド)形成には問題ないが、Pb−Snとの反応
(半田付け)に影響し、各元素か−L、記は以−1−含
まれると十分な半田付は強度か得られない。
第4 FAはNi(又はFe)とSiとを含む金属層で
実質的にはNi(又はFe)シリサイド層である。Si
チップからオーミック接触でリード線をとり出すにはシ
リサイドの介在が不可欠である。Ni−Si−B又はN
i−Si合金層又はFe金属をSi上に成膜しその後の
固相−固相金属拡散によりNi(又はFe)シリサイド
層(第4層)を形成する。Ni−Si又はNi−Si−
B又はFeとSiとの間のシリサイドの成長はその成長
温度・シリサイドの形態に於いて通常の100%N1と
の反応の場合とは若干異なるが。
オーミック性には全く問題なくSiとNi合金層又はF
e金属層との間に強固な接合が得られる。
本発明の技術的特徴である第3層の厚さは0.05μm
〜20μmとすることが好ましい。
0.05μm未満ではSnの拡散防止能が不十分であり
20μmを超えると内部応力によりはく離が生じ易い。
本発明の金属積層体は次の2通りの方法により製造され
る。第1の方法はまず清浄化されたn形又はn形のSi
基板に物理的手法(例えばスパッタリング、真空蒸着、
イオンブレーティング等)によりNi−Si又はNi−
Si−B又はFe膜を形成し、その後に固相−固相の金
属間相互拡散の生じる温度で焼鈍し、界面にNi(又は
Fe)シリサイドを形成する。この場合焼鈍条件を、未
反応のNi−Si又はNi−Si−B又はFe層が残存
するように選ぶことが肝要である。その後S nを含む
合金L4を物理的手法(スパッタリング、真空蒸石、イ
オンブレーティング等)又は化学的手法(メッキ法等)
により形成しその後に固相−固相又は固相−液相の金属
間相互拡散の生じるm度で焼鈍し界面にNi(又はFe
) −Sn層を形成する。
次いで第2の製造方法を示す。まず清浄化されたn形又
はn形のSi基板上に物理的手法(例えばスパッタリン
グ、2!空蒸着、イオンブレーティング等)によりNi
−Si又はNi−Si−B又はFe膜を形成し、続いて
物理的手法又はメッキ等の化学的手法によりSnを含む
合金層を形成する。その後に固相−固tIj又は固相−
液相の金属間相互拡散の生じる温度で焼鈍し、Si基板
とN1−Si又はNi−Si−B又はFeとの界面にN
i(又はFe)シリサイド層をさらにNi−Si又はN
i−Si−B合金又はFe金属とSnを含む合金層との
界面にNi(又はFe)−Sn層を同時に形成する。こ
こで大切なことはNi(又はFe)シリサイド層及びN
i(又はFe)−S n IAの成長速度を充分考慮し
焼鈍温度を決定することである。
いずれにせよ最終的にはSnを含有する第1層、 Ni
  (又はFe)−Sn合金から成る第2層、Ni−S
i又はNi−Si−B又はFeから成る第3層、及びN
i(又はFe)シリサイド層を形成する第4層から成る
ことを特徴とする金属積層体となる。
第1層がPb−Sn合金で第2層がNi−Si−B合金
の場合、Pbは両合金層間の反応に関与せず2反応層度
はNi−Si−B膜中のSiとBの量の増加に1′1′
って減少する。P b −S n / N 1−Si−
B界面反応は150℃以上の温度で生じ得るが、半田の
ぬれ性などの理由から2通常330°C以上で行うのが
よい。
また、Ni−Si−B合金層とSi基板との界面反応で
Niシリサイドを得るには2合金組成により若干異なる
が1通常300℃以」二の温度にするのがよい。しかし
、400〜450°C以上ではNi−Si−Bが結晶化
し、SiデバイスてはAで配線の断線も生じるので、結
局300〜450℃の反応温度が好ましい。
以上の理由から、Ni−Si−B合金の組成は半田付は
最適71u度(330〜400°C)てpb−8n/N
i−Si−B界面で適当に(あまり反応が進み形成層が
厚くなるともろくなる)反応層が形成されるように選択
する必要があり、シリサイドの形成温度は300〜45
0°Cが望ましい。
従って、第1の製造法ではそれぞれの独立に最適熱処理
して第2層及び第4層を形成すれば良いが、第2の製造
法ではその処理温度とNi−Si−Bの組成を適切に選
択する必要がある。
例えば、第2の製造法で熱処理温度T−320℃の時シ
リサイド層形成速度D   とSn−1−9j Ni層形成速度D   とを比較すると、−役に1−S
n Ni−Si   N1−Snとなる。ここでNi−Si
−D      くくD B合金中のSt、Buを増加させるとD   が1−S
n 遅くなるのでD    <D    又はDNi−3t
   Ni−Sn    Ni−Si  ’DNi−S
nとすることができる。
又T−400℃とするとD   も速くなるがNi−S
i D   も極めて速くなる。そこでSi、BQNi−S
n を更に増加させD   の反応を押えDNi−Si ”
1−8n D   と出来る。
1−Sn 本発明の用途例としては大電流を流すパワートランジス
タ又はダイオード用Siチップからの半田付けによるリ
ード線のとり出しに用いることができる。これらの半導
体デバイスは、具体的には自動車用ICとしてイグナイ
ター制御用又はオールタネータ制御用等に利用される。
(作用及び効果) Snを含む第1金属層とNi(又はFe)−Sn合金か
ら成る第2金属層とN i−Si又はNi−Si−B又
はFe合金から成る第3層とNi(又はFe)シリサイ
ドから成る第4層とから成る金属積層体の作用効果につ
いて記述する。
本発明の金属積層体における最も顕著な技術的特徴であ
るNi−Si又はNi−Si−B又はFe層(第3層)
の役割を中心に説明する。Si基板からのPb−8n系
半田によるリード線の取り出しには通常Ni膜が用いら
れる。しかしSnはNi中を比較的低温(約150’C
)で拡散することからSiデバイスの使用lH度環境に
よってはSnの拡散がlヒまらす進行し、トラブルを誘
発する。Ni膜にSi又はSi+Bを添加することによ
り膜のミクロな構造が著しく変化しSnとの相互拡散に
影響することが判明した。さらにSiとBの合計量を5
0原子%以下にすればPb−Sn系半田とのぬれ性も良
好でNi膜のSi+B又はSiQを、’l!14iする
ことによりSn−Ni反応層の成長が制御出来る。また
Fe膜においても類似の効果が見られた。一方Si基板
との間でNi(又はFe)シリサイドを形成しオーミッ
ク性を確保することが必要であるがNi−Si又はNi
−Si−B又はFe膜とSiとの界面反応により安定し
たシリサイドを形成し、Bは反応に関与しない。この様
にNi−Si又はNi−Si−B又はFe層はSiとの
間でのNi(又はFe)シリサイド形成、Sn−Ni(
又はFe)合金層の形成、及びSnの拡散を阻IL又は
制御すると言う合513つの役割を単一層で同時に実現
するものである。また、 Ni  (又はFe)−Sn
層、Ni−Si又はNi−Si−B又はFe層及びNi
(又はFe)シリサイド層は元来単一層から成るもので
不連続な界面は存在せず接合性は万全である。
この様に本発明の金属積層体及びその製造方法によりコ
スト、生産性、特性(熱安定性)のいずれも従来品に比
して著しく改善することが可能となった。
(実施例) 本発明の金属積層体の作製法・評価プロセスについてそ
の共通した条件を以下に示す。用いたSi基板は10 
”’am−3程度にボロンをドープしたp形(111)
ウェハーでその表面は鏡面に仕上げられ抵抗率は約12
0Ω・cmである。Si基基土上室温にてDC又はRF
マグネトロンスパッタ法によりNi−Si又はNi−S
i−8合金膜を約10000人層する。その後は二通り
の方法により処理される。つまり第1の方法はNf−S
i又はNi−Si−B又はFe膜形成後、300℃〜4
50℃の範囲で膜組成に応じた温度を選び。
真空中で約1時間の熱処理を施こしNi−Si/Si又
はNi−Si−B/Si又はFe/Si界而にN界面S
iの拡散(Niシリサイドの拡散層)又はFeシリサイ
ドの拡散層を形成する。次いでPb−Sn合金膜を約1
0000人の厚さにDC又はRFマグネトロンスパッタ
法により形成し、再び300℃〜450°Cの温度範囲
で真空中で10分〜60分の熱処理を施こしPb−Sn
合金/ N i −S i又はNi−Si−B又はFe
界面1:、Ni(叉はFe)−Snの拡散層を形成する
第2の方法はNi−Si又はNi−Si−B又はFe膜
上に続いてPb−Sn膜を形成し、その後に一括して熱
処理を施こしPb−Sn合金/Ni−Si又はNi−S
i−B又はFe界面にNi(又はFe)−Snの拡散層
を、またNi−Si又はNi−Si−B又はF e /
 S i界面にNi(又はFe)シリサイドの拡散層を
形成するものである。
尚熱処理方法の詳細は以下に示す通りである。つまり3
00 ’C〜450°Cに保持された10−”Torr
以下の真空雰囲気中に試料を挿入し10〜60分保持し
、その後室温に戻る迄同一真空中に保持しその後大気中
にとり出した。この方法では試料が所定の温度に達する
のに2−3分を要すことから実際には熱処理時間がその
分だけ若干短くなる。
上記方法により作製した本発明の金属積層体の断面構造
を第2図に示す。又対応するオージェ電子分析によりP
b−Sn合金表面から内部への深さ方向元素分布分析結
果の線図を第3図に例示する。第3図から第2層はNi
−Snから又第4層はNi−Si(Niシリサイド)か
ら成っていることが判る。
電極としての評価はオーミック性(5に、良。
可、不可で評価)、Pb−Sn膜又は半田のぬれ性(優
、Q、可、不可で評価)、及び接着力(優、良、可、不
可で評価)とで行った。オーミック性の良ψ不良はNi
−Si層(第4層Niシリサイド層)の形成と、又ぬれ
性はNi−Sn層(第2層)の形成と対応している。
優、良、可、不可の基準はそれぞれ次のようである。
■オーミック性に関しては、電流と電圧とのりニアリテ
ィと、接触抵抗との関連について述べる必要があるが、
ここでは、接触抵抗で判定した。
接触抵抗 数m07口以下  、 優 数10mΩ/口程度: 良 数Ω/口程度   :  rIJ 10Ω/口以」−二  不可 ■ハンダのぬれに関しての評価は、接触角により判定し
た。
接触角  10’以下 :  優 10〜300:良 30〜80’:可 80’以上 :  不可 ■接着力についての判定は 接着力  7 kg / mm  以上: 優2゜ 7〜4kg/+++n+ 、良 2゜ 4〜1kg/m+a 、可 1 kg / mm  以下: 不可 とした。
以下に実施例1〜12及びNi−Snの拡散層が形成さ
れていない比較例1.Niシリサイドの拡散層とNi−
Snの拡散層が形成されていない比較例2を示す。また
、これらの評価結果は第1表に示す。
実施例1 第3層製j漠:N1−15原子%Si−25原子%B、
 5000人↓ 熱処理:400°C,1時間、真空中 ↓ Pb−Sn層製膜:Pb−10屯W%Sn、  too
oo人↓ 熱処理=300°C230分、真空中 実施例2 第3層製膜:Ni−15原子%Si−25原子%r3.
5000人↓ Pb−Sn層製膜、Pb−10重QXSn、  100
00人↓ 熱処理・350℃、1時間、真空中 実施例3 第3層製膜:Nj−35原子%Si−10原子%B、 
5000人↓ 熱処理:450°C,1時間、真空中 ↓ Pb−Sn層製膜:Pb−10重Q%Sn、  100
00人ハ処理:300°C130分、真空中 実施例4 第3層製膜:Ni−15原子%Si−10原子%B、 
5000人↓ 熱処理:380℃、1時間、真空中 Pl)−8n層製膜:Pb−10市H%Sn、  10
000人↓ 熱処理=300°C130分、真空中 実施例5 第3層製膜:Nj−20原子%Si−5原子%B、 5
000人↓ Pb−Sn層製膜:Pb−10重量%Sn、  100
00人↓ 熱処理:330°C,1時間、真空中 実施例6 第3層装膜:Ni−12原子%Si−4原子%B、 5
000人↓ 熱処理=350°C,1時間、真空中 Pb −Snn層膜膜 Pb−10重u%sn、  1
0000人↓ 熱処理、300℃、30分、真空中 実施例7 第3層装膜:Ni−7原子96Si−7原子%B、 5
000人↓ Pb −Snn層膜膜Pb−10重二%Sn、 100
00人↓ 熱処理:300℃、30分、真空中 実施例8 第3層製膜:Ni−42原子%Si、5000人↓ 熱処理:400℃、1時間、真空中 ↓ Pb−8n層裂膜:Pb−10重Q%Sn、  100
00人↓ 熱処理、300℃、30分、真空中 実施例9 第3層製膜:Nl−251皇子%St、5000人熱処
理=350℃、1時間、真空中 ↓ Pb −Snn層膜膜Pb−10iT+fa%Sn、 
 10000人↓ 熱処理=300°C130分、真空中 実施例10 第3層製膜:Ni−15原子%Si ↓ 熱処理:300℃、1時間、真空中 ↓ Pb−Sn層製膜:Pb−10重量%Sn、toooo
入善 熱処理=300℃、30分、真空中 実施例11 第3層製膜:Ni−15原子%S!、5000人↓ Pb−Sn層製膜:Pb−10重−%Sn、  100
00人↓ 熱処理=300°C,1時間、真空中 実施例12 第3層製膜: FQ  5000人 ↓ Pb−Sn層製膜: Pb−10重u%sn、  10
000人工 熱処理:300’C,1時間、真空中 比較例1 第3層製膜・Ni−15原子%Si−15原子%B、 
5000人↓ 熱処理:400°C,1時間、真空中 ↓ Pb−Sn層製膜:Pb−10重量%Sn、10000
人比較例2 第3層製膜:N1−15原子%Si−15原子%13.
5000人↓ Pb−Sn層製膜:Pb−10重量%Sn、 1000
0人尚実施例1〜12の金属績iA体を150°Cの大
気中に4週間放置しNi−Si、又はNi−Si−B又
はFe層の拡散防止効果をオージェ電子分析により、凋
べたところSnの拡散は全く見られず1本発明の実施例
はいずれも高温耐久性を宵することが判った。
また、従来技術との比較例として第3層にN1100%
層(5000人)を採用したところ、シリサイド形成、
Ni−Sn層の形成ノ(に正常であったが、150℃の
大気中で1週間放置すると、SnはNi−Sn層を通過
して未反応Ni領域に拡散しNiシリサイドとSi基板
との界面にまで拡散することがオージェ電子分析によっ
て明らかになった。
尚1本発明の実施例1〜12の電極に関してその熱的安
定性を150°Cの大気中にて、放置又は電流の0N1
0FFをくり返しながら1〜2週IHI継続したか、電
極部分のオーミック接触性1層間密也−性ともに全く変
化が見られなかった。これは電極作製時の300°C以
上の熱処理履歴により本発明の電極構造が安定化されて
いることによるものである。
【図面の簡単な説明】
第1図は本発明の金炙積層体の第3層の組成範囲、第2
図は本発明の金属積層体の断面構造(実施例1〜12)
、第3図は第2図構造に対応するオージェ電子分析結果
の代表例(深さ方向分布)(実施例1〜8)、第4図は
本発明の金属積層体の第1の製造方法、第5図は本発明
の金属積層体の第2の製造方法を示す。

Claims (10)

    【特許請求の範囲】
  1. (1)表面から順次、Sn合金から成る第1層と、Sn
    −Ni合金又はSn−Fe合金から成る第2層と、Ni
    −Si若しくはNi−Si−Bアモルファス合金又はF
    e金属から成る第3層と、Ni−Si又はFe−Si合
    金から成る第4層と、Si基板から成ることを特徴とす
    る金属積層体。
  2. (2)上記Ni−Si合金のSi含有量が10〜50原
    子%であることを特徴とする特許請求の範囲第1項記載
    の金属積層体。
  3. (3)上記Ni−Si合金のSi含有量が10〜28原
    子%であることを特徴とする特許請求の範囲第2項記載
    の金属積層体。
  4. (4)上記Ni−Si−B合金がSiとBを合計量で1
    0〜50原子%含むことを特徴とする特許請求の範囲第
    1項記載の金属積層体。
  5. (5)上記Ni−Si−B合金がSiとBを合計量で2
    8〜50原子%含み、かつSiを10原子%以上含むこ
    とを特徴とする特許請求の範囲第4項記載の金属積層体
  6. (6)上記Ni−Si−B合金がSiとBを合計量で2
    0〜28原子%含み、かつSiを10原子%以上含むこ
    とを特徴とする特許請求の範囲第4項記載の金属積層体
  7. (7)上記Ni−Si−B合金がSiとBを合計量で1
    0〜20原子%含み、かつBを10原子%以下含むこと
    を特徴とする特許請求の範囲第4項記載の金属積層体。
  8. (8)上記Fe金属は実質的に不純物を含まないことを
    特徴とする特許請求の範囲第1項記載の金属積層体。
  9. (9)Si基板上にNi−Si若しくはNi−Si−B
    アモルファス合金又はFe金属からなる第3層を形成し
    、熱処理によりSi基板と第3層の界面に、Ni−Si
    又はFe−Si合金からなる第4層を形成し、その後第
    3層の表面にSn合金からなる第1層を形成し、熱処理
    により第1層と第3層の界面に、Ni−Sn又はFe−
    Sn合金層からなる第2層を形成することを特徴とする
    金属積層体の製造方法。
  10. (10)Si基板上にNi−Si若しくはNi−Si−
    Bアモルファス合金又はFe金属からなる第3層を形成
    し、その表面にSn合金からなる第1層を形成し、その
    後、熱処理により第1層と第3層の界面にNi−Sn又
    はFe−Sn合金からなる第2層、および第3層とSi
    基板の界面に、Ni−Si又はFe−Si合金層からな
    る第4層を形成することを特徴とする金属積層体の製造
    方法。
JP20545786A 1986-09-01 1986-09-01 金属積層体及びその製造方法 Pending JPS6360537A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20545786A JPS6360537A (ja) 1986-09-01 1986-09-01 金属積層体及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20545786A JPS6360537A (ja) 1986-09-01 1986-09-01 金属積層体及びその製造方法

Publications (1)

Publication Number Publication Date
JPS6360537A true JPS6360537A (ja) 1988-03-16

Family

ID=16507195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20545786A Pending JPS6360537A (ja) 1986-09-01 1986-09-01 金属積層体及びその製造方法

Country Status (1)

Country Link
JP (1) JPS6360537A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306950A (en) * 1991-12-26 1994-04-26 Kabushiki Kaisha Toyota Chuo Kenkyusho Electrode assembly for a semiconductor device
US5635764A (en) * 1992-12-10 1997-06-03 Nippondenso Co., Ltd. Surface treated structure for solder joint
JP2009016468A (ja) * 2007-07-03 2009-01-22 Sony Corp はんだ接合構造およびはんだバンプ形成方法
JP2011187782A (ja) * 2010-03-10 2011-09-22 Mitsubishi Electric Corp 半導体素子とこれを用いた半導体装置、および半導体装置の製造方法
WO2017086324A1 (ja) * 2015-11-16 2017-05-26 株式会社豊田中央研究所 接合構造体およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306950A (en) * 1991-12-26 1994-04-26 Kabushiki Kaisha Toyota Chuo Kenkyusho Electrode assembly for a semiconductor device
US5635764A (en) * 1992-12-10 1997-06-03 Nippondenso Co., Ltd. Surface treated structure for solder joint
JP2009016468A (ja) * 2007-07-03 2009-01-22 Sony Corp はんだ接合構造およびはんだバンプ形成方法
JP2011187782A (ja) * 2010-03-10 2011-09-22 Mitsubishi Electric Corp 半導体素子とこれを用いた半導体装置、および半導体装置の製造方法
WO2017086324A1 (ja) * 2015-11-16 2017-05-26 株式会社豊田中央研究所 接合構造体およびその製造方法
JPWO2017086324A1 (ja) * 2015-11-16 2018-05-31 株式会社豊田中央研究所 接合構造体およびその製造方法
US11094661B2 (en) 2015-11-16 2021-08-17 Kabushiki Kaisha Toyota Chuo Kenkyusho Bonded structure and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US20240088087A1 (en) Electronic device with multi-layer contact and system
US20140008419A1 (en) Joint with first and second members with a joining layer located therebetween containing sn metal and another metallic material; methods for forming the same joint
Kumar et al. Effect of Ni–P thickness on solid-state interfacial reactions between Sn–3.5 Ag solder and electroless Ni–P metallization on Cu substrate
JPH0212829A (ja) ボンデイング・パツド用合金層及びボンデイング・パツド構造体
JPH03216909A (ja) 補強された直接結合銅構造体
JPS5839047A (ja) 半導体装置およびその製法
JP2018524250A (ja) 複合材料を製作するための方法
DE102008001226A1 (de) Bauteil mit einem metallisierten Keramikkörper
ATE338737T1 (de) Hartlötbare metallisierungen für diamantbauteile
JP2001028462A (ja) 熱電素子及び熱電素子の製造方法
US4513905A (en) Integrated circuit metallization technique
JP5231727B2 (ja) 接合方法
JP2005032834A (ja) 半導体チップと基板との接合方法
JPS6360537A (ja) 金属積層体及びその製造方法
JP2008221290A (ja) 接合体および接合方法
US20090045506A1 (en) Cu-Mo SUBSTRATE AND METHOD FOR PRODUCING SAME
JPH05175252A (ja) 半導体電極構造体
TW469550B (en) Component and its production method
JPH0867978A (ja) スパッタリング用ターゲットのはんだ付け方法
JP3495052B2 (ja) メタライズ体およびその製造方法
JPS62260364A (ja) 金属積層体及びその製造方法
KR0146356B1 (ko) 브레이징재
JPH10194860A (ja) ろう材
JP3505212B2 (ja) 接合体および接合体の製造方法
Sommadossi et al. Development of Cu/Cu interconnections using an indium interlayer