JPS6355996A - Semiconductor light emitting device - Google Patents
Semiconductor light emitting deviceInfo
- Publication number
- JPS6355996A JPS6355996A JP20103886A JP20103886A JPS6355996A JP S6355996 A JPS6355996 A JP S6355996A JP 20103886 A JP20103886 A JP 20103886A JP 20103886 A JP20103886 A JP 20103886A JP S6355996 A JPS6355996 A JP S6355996A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mesa
- grooves
- active layer
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims abstract description 8
- 238000005253 cladding Methods 0.000 claims description 24
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 15
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 238000005530 etching Methods 0.000 abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 229910001423 beryllium ion Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 59
- 230000012010 growth Effects 0.000 description 15
- 238000000034 method Methods 0.000 description 9
- 239000011241 protective layer Substances 0.000 description 8
- 239000013078 crystal Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000004927 fusion Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体発光素子、特に横モード制御半導体レー
ザの構造に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to the structure of a semiconductor light emitting device, particularly a transverse mode control semiconductor laser.
従来の横モード制御半導体レーザは、第４図（Ｃ）に示
すような構造をしている、この半導体レーザの構造およ
び製作工程をＡ （！ Ｇ ａ Ｉ ｎ Ｐ可視光レー
ザを例にとって説明する。第４図（ａ）に示すようにＧ
ａＡｓ半導体基板上に（ＡｅｘＧａｒ−ｘ ） ｏ、５
Ｉ ｎ、）、５Ｐクラッド層２，３と活性層１よりな
るダブルへテロ構造、そしてその上にＧａＡｓキャップ
層４を積層する。次に第４図（ｂ）のようにエツチング
用マスク２０を用い、クラッド層３の内部までエツチン
グしてメサ形状３０を作製する。次にメサ３０の側面に
２回目の結晶成長を行なってクラッド層３とは導電型の
異なるＧａＡｓ埋め込み層５を積層し第４図（Ｃ）の構
造を作製する。半導体レーザは、さらにエツチング用マ
スク２０を除去し電極を形成して完成される。A conventional transverse mode control semiconductor laser has a structure as shown in FIG. 4(C). .As shown in Figure 4(a), G
(AexGar-x) o, 5 on aAs semiconductor substrate
In, ), a double heterostructure consisting of 5P cladding layers 2 and 3 and an active layer 1 is formed, and a GaAs cap layer 4 is laminated thereon. Next, as shown in FIG. 4(b), using the etching mask 20, etching is performed to the inside of the cladding layer 3 to form a mesa shape 30. Next, a second crystal growth is performed on the side surface of the mesa 30, and a GaAs buried layer 5 having a conductivity type different from that of the cladding layer 3 is laminated to form the structure shown in FIG. 4(C). The semiconductor laser is completed by further removing the etching mask 20 and forming electrodes.
この従来の半導体レーザの第１の問題点は、このレーザ
構造を作製する第４図（ｃ）の埋め込み成長において、
埋め込み層５の高さとメサ３０の高さとを同じにするこ
とがかなり難しく、メサが高くなってしまうとヒー１〜
シンクへの融着の際の融着不良やストレス等が生じるこ
とである。この高さ制御の難しさは、結晶成長の形態が
メサ側面の結晶面によって影響されるため成長時間だけ
では埋め込み層厚を制御できず、メサ形状をも制御しな
ければならないからである。さらに、メサ１！川面の結
晶成長界面はウェファ表面まで貫いており、界面の成長
の良し悪しで電極を形成する金属の急速浸透による劣化
が問題となる。また、オーミック電極の形成はメサ３０
の幅が２〜３１１ｍであるので、オーミック抵抗は高く
なり、温度特性やデバイス効率が低下する等の問題があ
る。第２の問題点は、第４図（ｂ）の工程における化学
エツチングでメサ幅と残存するクラッド層３の厚さの制
御性にあり、この幅と厚さは横モード特性と高出力状態
での基本横モード発振維持の歩留りと関連しており、制
御か比較的離しいことである。The first problem with this conventional semiconductor laser is that in the buried growth shown in FIG. 4(c) for producing this laser structure,
It is quite difficult to make the height of the buried layer 5 and the height of the mesa 30 the same, and if the mesa becomes high,
Poor fusion and stress may occur during fusion to the sink. This difficulty in controlling the height is because the form of crystal growth is influenced by the crystal planes on the side surfaces of the mesa, so the buried layer thickness cannot be controlled by growth time alone, and the mesa shape must also be controlled. Plus, Mesa 1! The crystal growth interface on the river surface penetrates all the way to the wafer surface, and depending on the quality of the growth at the interface, deterioration due to rapid penetration of the metal forming the electrode becomes a problem. Also, the formation of the ohmic electrode is done at mesa 30.
Since the width is 2 to 311 m, the ohmic resistance becomes high and there are problems such as a decrease in temperature characteristics and device efficiency. The second problem lies in the controllability of the mesa width and the thickness of the remaining cladding layer 3 in the chemical etching process shown in FIG. It is related to the yield of maintaining fundamental transverse mode oscillation, and is relatively remote from control.
本発明の目的は上記の問題点を除去し作製容易な半導体
レーザのｊＦＩｔＪ造を提供することにある。An object of the present invention is to eliminate the above-mentioned problems and provide a jFItJ structure of a semiconductor laser that is easy to manufacture.
〔問題点を解決するための手段〕
本発明の半導体発光素子は、半導体基板上に活性層をこ
の活性層より禁制帯幅が大きいクラッド層で挟み込んだ
ダブルへテロ構造を含み、活性層上のクラッド層あるい
はそのクラッド層を含む数層の半導体層にクラッド層の
内部に達する２つの溝を設けることにより１つのメサ構
造を形成し、２つの溝内部を含め半導体層全表面が半導
体基板と同じ導電型の埋め込み層により覆われ、かつメ
サ上部の埋め込み層の導電型が不純物拡散、イオン注入
等により反転されていることを特徴とする。[Means for Solving the Problems] The semiconductor light emitting device of the present invention includes a double heterostructure in which an active layer is sandwiched between cladding layers having a wider forbidden band width than the active layer on a semiconductor substrate. One mesa structure is formed by providing two grooves that reach the inside of the cladding layer in the cladding layer or several semiconductor layers including the cladding layer, and the entire surface of the semiconductor layer including the inside of the two grooves is the same as the semiconductor substrate. It is characterized in that it is covered with a buried layer of a conductive type, and that the conductive type of the buried layer above the mesa is reversed by impurity diffusion, ion implantation, or the like.
第１図は、本発明の半導体発光素子の断面模式図を示し
ている。半導体基板１０上に活性層１をクラッド層２，
３により挟み込んだダブルへテロ構造を有し、さらにそ
の上に保護層７を有する。FIG. 1 shows a schematic cross-sectional view of a semiconductor light emitting device of the present invention. An active layer 1 and a cladding layer 2 are formed on a semiconductor substrate 10.
It has a double heterostructure sandwiched by two layers, and further has a protective layer 7 thereon.
ここで保護層７はクラッド層３と共に導波機構を制御す
る半導体層であってもよい。保護層７を含めクラツド層
３内部に達する２本の溝に挟まれたメサ３０が形成され
、溝内部を含め保護層７の表面は半導体基板１０と導電
型の同じ埋め込み層５により埋め込まれている。さらに
、メサ３０上部の埋め込み層は拡散あるいはイオン注入
等により導電型が反転されている。Here, the protective layer 7 may be a semiconductor layer that controls the waveguide mechanism together with the cladding layer 3. A mesa 30 is formed between two grooves that reach the inside of the cladding layer 3, including the protective layer 7, and the surface of the protective layer 7, including the inside of the groove, is buried with a buried layer 5 of the same conductivity type as the semiconductor substrate 10. There is. Furthermore, the conductivity type of the buried layer above the mesa 30 is inverted by diffusion, ion implantation, or the like.
し作用〕
本発明の構造によれば、溝内部を埋め込んでいる埋め込
み層５がメサ３０を形成する半導体層より屈折率が大き
く活性層１より禁制帯幅が広いときにはリブ形の導波機
構を有し横モードが制御される。また埋め込み層が活性
層１より禁制帯幅が同じかあるいは小さいときは活性層
１を含むダブルへテロ構造に複素屈折率差による導波機
構を与え横モードが制御される。さらに、電流はメサ３
０以外の部分ではｎ−ｐの逆バイアス接合がありメサ３
０を通してのみ流れ、発光部であるメサ３０下部の活性
層に有効に注入される。また、メサ上部の表面はメサ３
０を挟み込む溝の外側の表面より決して高くなることは
なく、さらにレーザの表面の大部分は溝の外側の表面で
ありその表面は平坦なためヒー１へシンクへの融着が容
易で融着不良等の問題を起こしにくい。オーミック電極
を形成する電極面積は拡散あるいはイオン注入領域の幅
で決まり、その幅は２本の溝の幅まで拡げることができ
るので、従来の２〜３ ）ｔ ｍから５〜１５μｍ程度
あるいはそれ以上にすることが可能でオーミック接触抵
抗は十分に低減することができる。According to the structure of the present invention, when the buried layer 5 filling the inside of the groove has a higher refractive index than the semiconductor layer forming the mesa 30 and a wider forbidden band width than the active layer 1, a rib-shaped waveguide mechanism is used. With this, the transverse mode is controlled. Further, when the buried layer has the same or smaller forbidden band width than the active layer 1, a waveguide mechanism is provided to the double heterostructure including the active layer 1 by a complex refractive index difference, and the transverse mode is controlled. Furthermore, the current is mesa 3
There is an n-p reverse bias junction in the part other than 0, and mesa 3
It flows only through 0 and is effectively injected into the active layer below the mesa 30, which is the light emitting part. In addition, the surface of the upper part of the mesa is Mesa 3.
The surface of the laser is never higher than the outer surface of the groove that sandwiches the laser, and most of the surface of the laser is the outer surface of the groove, and that surface is flat, so it is easy to fuse the laser to the sink. Less likely to cause problems such as defects. The electrode area forming the ohmic electrode is determined by the width of the diffusion or ion implantation region, and the width can be expanded to the width of two grooves, so it can be increased from the conventional 2 to 3) t m to about 5 to 15 μm or more. Ohmic contact resistance can be sufficiently reduced.
以下本発明について実施例により詳しく説明する。 The present invention will be explained in detail below with reference to Examples.
第２図は本発明の半導体発光素子の製造工程を示すもの
である。第２図（ａ）に示すように、ｎ型ＧａＡｓ半導
体基板１０上にＳｅドープＡｅｏ、３ Ｇ ａｇ、７
Ａ ｓクラッド層２．ＧａＡｓ活性層１、ＺｎドープＡ
ｅ ｃ）、 ３ Ｇ ａ ｇ、 ７ Ａ Ｓクラッド
層３、ＺｎドープＧａＡｓ保護層７を順次積層しダブル
へテロ構造を作製する。クラッド層２及び３の厚さは１
μｍ、活性層の厚さは０．１μｍとした。FIG. 2 shows the manufacturing process of the semiconductor light emitting device of the present invention. As shown in FIG. 2(a), Se-doped Aeo, 3 G ag, 7
A s cladding layer 2. GaAs active layer 1, Zn doped A
e c), 3 G a g, 7 A S cladding layer 3 and Zn-doped GaAs protective layer 7 are sequentially laminated to form a double heterostructure. The thickness of cladding layers 2 and 3 is 1
The thickness of the active layer was 0.1 μm.
次に第２図（ｈ）に示すように、エツチング用マスク２
０として５ｉ０２を用い保護層７とクラッド層３をエツ
チングし幅３μｍ１間隔２μｍの２本の講５０を形成し
た。講下部に残存するクラッド層３の厚さは０．３μｍ
とした。次いで第２図（Ｃ）に示すようにエツチング用
マスク２０を除去し、溝内部を含め表面に液相エピタキ
シャル成長によりＳｎドープのＧａＡｓ埋め込み層５を
積層した。三の工程で満５０は埋め込まれかつ表面はほ
ぼ平坦化される。これは溝内部の成長速度がそれ以外の
ところでの成長速度より速いことによる。Next, as shown in FIG. 2(h), an etching mask 2 is applied.
The protective layer 7 and the cladding layer 3 were etched using 5i02 as 0 to form two grooves 50 each having a width of 3 μm and an interval of 2 μm. The thickness of the cladding layer 3 remaining at the bottom of the tube is 0.3 μm.
And so. Next, as shown in FIG. 2C, the etching mask 20 was removed, and a Sn-doped GaAs buried layer 5 was deposited on the surface including the inside of the groove by liquid phase epitaxial growth. In the third step, more than 50 parts are buried and the surface is almost flattened. This is because the growth rate inside the groove is faster than the growth rate elsewhere.
溝以外での積層層厚は０．５μｍとした。次に第２図（
ｄ）に示すように、ホトレジストとＳｉＯ□よりなるス
トップマスク６０を用いてＢｅのイオン注入を２本の渦
により形成されるメサ３０の上部に行ないその部分の埋
め込み層をｎ型からｎ型に反転したイオン注入領域４０
を形成しレーザ構造を完成した。なお、領域４０は不純
物拡散によって形成してもよい。The laminated layer thickness outside the groove was 0.5 μm. Next, Figure 2 (
As shown in d), using a stop mask 60 made of photoresist and SiO Inverted ion implantation region 40
and completed the laser structure. Note that the region 40 may be formed by impurity diffusion.
以上の製作工程からレーザ表面はほぼ平坦になりヒート
シンクへの融着の問題が解消される。これはメサ３０が
従来とは異なり２本の平行する？？４５０により形成さ
れていることによる。さらに、この実施例の半導体レー
ザは２回の成長工程より作製されるがその間の再成長界
面は従来と異なり表面へ貫通していない。従来はその問
題をさけるためにさらにもう１回の成長工程を必要とし
た。Through the above manufacturing process, the laser surface becomes almost flat and the problem of fusion to the heat sink is solved. Does this mean that Mesa 30 has two parallel lines unlike the conventional one? ? 450. Furthermore, although the semiconductor laser of this embodiment is manufactured through two growth steps, the regrowth interface between them does not penetrate to the surface unlike the conventional method. Conventionally, one more growth step was required to avoid this problem.
また、電極面積を決めるイオン注入領域４０はメサ３０
の幅より広くされているが、これもメサ３０が２本の１
５０により形成され、埋め込み層５の厚さが溝部で厚く
なっていることにより可能となっている。この実施例で
は埋め込み層５をＧａＡｓとしているため活性層を含む
ダブルへテロ構造は複素屈折率差による導波機構を有し
横モードを制御している。なお、埋め込み層をＡｅｒ）
、４Ｇａｏ、６ＡＳとするならばリブ型の導波機構を有
するレーザとなる。２本の溝を含めてその外側では基板
より導電型はｎ−ｐ−ｎ−ｐあるいはｎ−ｐ−ｎとなり
逆バイアス接合ｎ−ｐが存在し、電流はメサ３０を通し
てのみメサ下部の活性層に効率よく注入される。In addition, the ion implantation region 40 that determines the electrode area is the mesa 30.
It is wider than the width of Mesa 30, but this is also one of the two Mesa 30s.
This is possible because the buried layer 5 is thicker at the groove portion. In this embodiment, since the buried layer 5 is made of GaAs, the double heterostructure including the active layer has a waveguide mechanism based on a complex refractive index difference and controls the transverse mode. In addition, the embedded layer is Aer)
, 4Gao, and 6AS, the laser has a rib-type waveguide mechanism. Outside the two grooves, the conductivity type is n-p-n-p or n-p-n from the substrate, and a reverse bias junction n-p exists, and the current flows only through the mesa 30 to the active layer below the mesa. is efficiently injected into.
第３図は本発明の半導体発光素子の他の製造工程を示す
図である。第３図（ａ）に示すように、ｎ型ＧａＡｓ半
導体基板１０上に厚さ１μｍのＳｅドープＡ ｅ ｇ、
３ Ｇ ａ ｒ）、 ７ Ａ Ｓクラッド層２．厚さ
０．１μｍのＧａＡｓ活性層１．厚さＯｊμｍのＺｎド
ープＡｅ、、、Ｇａ、）、７ Ａｓクラッド層３ａを順
次積層しダブルへテロ構造を作製する。次に第３図（ｂ
）に示すように幅２．５μｍ１間隔２μｍの２本の平行
なＳ ｉ ０２絶縁膜ストライプ７０を形成した後、７
０Ｔｏｒｒの減圧有機金属分解成長法（減圧ＭＯＶＰＥ
法）により、厚さ０．７μｍのＺｎドープＡｅｇ、３
Ｇａｇ、７ Ａｓクラッド層３ｂ、厚さ０．５μｍのＺ
ｎドープＧａＡｓ保護層７を積層する。この場合成長法
の特徴により絶縁膜ストライプ上には何らの積層物もな
い。この製造工程で作製されるメサ３０の幅は絶縁膜ス
トライプ７０の間隔で決まりその再現性は非常に高い。FIG. 3 is a diagram showing another manufacturing process of the semiconductor light emitting device of the present invention. As shown in FIG. 3(a), a 1 μm thick Se-doped A e g,
3G a r), 7A S cladding layer2. GaAs active layer with a thickness of 0.1 μm1. Zn-doped Ae, . Next, Figure 3 (b
), after forming two parallel S i 02 insulating film stripes 70 with a width of 2.5 μm and an interval of 2 μm,
0 Torr reduced pressure metal organic decomposition growth method (low pressure MOVPE)
method), Zn-doped Aeg, 3
Gag, 7 As cladding layer 3b, 0.5 μm thick Z
An n-doped GaAs protective layer 7 is laminated. In this case, due to the characteristics of the growth method, there is no stacked material on the insulating film stripes. The width of the mesa 30 produced in this manufacturing process is determined by the interval between the insulating film stripes 70 and has very high reproducibility.
また、絶縁膜ストライプ７０により形成される溝下部の
クラッド層は第３図（ａ）で形成されたクラッド層３ａ
の厚さそのものであり、その再現性と制御性は極めて高
い。この２つのパラメータ、すなわちメサ幅と溝下部の
クラッド層の厚さが横モード特性を制御するものである
から、このパラメータの再現性、制御性の良さは横モー
ド特性の再現性、制御性の良さを示すものである。当然
第３図（ｂ）の工程の制御性は従来の半導体層をエツチ
ングする工程より優れている。この手法が用いることが
できるのは、本発明の半導体発光素子ではメサが２つの
溝より形成されているという特徴に起因する。次に第３
図（ｃ）に示すように、絶縁膜ストライプ７０を除去し
液相エピタキシャル成長よりＳｎドープのＧａＡｓ埋め
込み層５を積層する。第３図（ｄ）の工程は第２図（ｄ
）の工程と同じものである。この第３図の製造工程は第
２図の製造工程より横モード制御性が高い。Further, the cladding layer at the bottom of the groove formed by the insulating film stripe 70 is the cladding layer 3a formed in FIG. 3(a).
The reproducibility and controllability are extremely high. These two parameters, namely the mesa width and the thickness of the cladding layer at the bottom of the groove, control the transverse mode characteristics. It shows the quality. Naturally, the controllability of the process shown in FIG. 3(b) is superior to the conventional process of etching a semiconductor layer. The reason why this method can be used is that in the semiconductor light emitting device of the present invention, the mesa is formed of two grooves. Then the third
As shown in Figure (c), the insulating film stripe 70 is removed and a Sn-doped GaAs buried layer 5 is deposited by liquid phase epitaxial growth. The process in Figure 3(d) is as shown in Figure 2(d).
) is the same process. The manufacturing process shown in FIG. 3 has higher transverse mode controllability than the manufacturing process shown in FIG.
以上説明したように、本発明の半導体発光素子は、横モ
ード制御が可能であり、オーミック抵抗が小さく、表面
はほぼ平坦であり、数回・の成長における再成長界面は
表面まで貫通することはなく、また作成が容易で横モー
ド制御性の高い構造となっている。本発明はＡ ４１’
Ｇ ａ Ａ ｓ ／ Ｇ ａ Ａ ｓ混晶系の発光素
子のみでな（ＡｅＧａＩｎＰ／ＧａＡｓ、Ｉ ｎＧａＡ
ｓＰ／Ｉ ｎＰ等の他の混晶系の半導体発光素子にも適
用できる。As explained above, the semiconductor light emitting device of the present invention is capable of transverse mode control, has low ohmic resistance, has a nearly flat surface, and the regrowth interface during several growths does not penetrate to the surface. The structure is easy to create and has high transverse mode controllability. The present invention is A41'
Not only GaAs/GaAs mixed crystal light emitting elements (AeGaInP/GaAs, InGaA
It can also be applied to other mixed crystal semiconductor light emitting devices such as sP/InP.
第１図は本発明の半導体発光素子の断面図、第２図（ａ
） 〜（ｄ）、第３図（ａ）〜（ｄ）は本発明の半導体
発光素子の製造工程図、第４図（ａ）〜（ｃ）は従来の
半導体発光素子の製造工程図である。
図中、１は活性層、２，３．３ａ、３ｂはクラッド層、
４はキャップ層、５は埋め込み層、７は保護層、１０は
半導体基板、２０はエツチング用マスク、３０はメサ、
４０はイオン注入領域、５０は溝、６０はストップマス
ク、７０は絶縁膜ス（ｄ、□）
第り区
第 ３ 区FIG. 1 is a sectional view of the semiconductor light emitting device of the present invention, and FIG.
) to (d), FIGS. 3(a) to (d) are manufacturing process diagrams of the semiconductor light emitting device of the present invention, and FIGS. 4(a) to (c) are manufacturing process diagrams of the conventional semiconductor light emitting device. . In the figure, 1 is an active layer, 2, 3.3a, 3b are cladding layers,
4 is a cap layer, 5 is a buried layer, 7 is a protective layer, 10 is a semiconductor substrate, 20 is an etching mask, 30 is a mesa,
40 is an ion implantation region, 50 is a groove, 60 is a stop mask, and 70 is an insulating film (d, □).
Claims (1)
いクラッド層で挟み込んだダブルヘテロ構造を含み、前
記活性層上のクラッド層の内部に達する２つの溝を設け
ることによりメサ構造を形成し、前記２つの溝内部を含
め全表面が前記半導体基板と同じ導電型の埋め込み層に
より覆われ、かつ前記メサ上部の埋め込み層の導電型が
イオン注入等により反転されていることを特徴とする半
導体発光素子。A mesa structure is formed by forming a double heterostructure on a semiconductor substrate in which an active layer is sandwiched between cladding layers having a larger forbidden band width than the active layer, and two grooves reaching the inside of the cladding layer above the active layer. , the entire surface including the inside of the two grooves is covered with a buried layer of the same conductivity type as the semiconductor substrate, and the conductivity type of the buried layer above the mesa is inverted by ion implantation or the like. Light emitting element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20103886A JPS6355996A (en) | 1986-08-26 | 1986-08-26 | Semiconductor light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20103886A JPS6355996A (en) | 1986-08-26 | 1986-08-26 | Semiconductor light emitting device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6355996A true JPS6355996A (en) | 1988-03-10 |
Family
ID=16434400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20103886A Pending JPS6355996A (en) | 1986-08-26 | 1986-08-26 | Semiconductor light emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6355996A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03136389A (en) * | 1989-10-23 | 1991-06-11 | Matsushita Electric Ind Co Ltd | Semiconductor laser and manufacture thereof |
-
1986
- 1986-08-26 JP JP20103886A patent/JPS6355996A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03136389A (en) * | 1989-10-23 | 1991-06-11 | Matsushita Electric Ind Co Ltd | Semiconductor laser and manufacture thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| KR100381984B1 (en) | Method of manufacturing patterned mirrors for vertical common surface emitting lasers (VCSEL) and vertical common surface emitting lasers (VCSELs) | |
| JPH0474877B2 (en) | ||
| JPS5811111B2 (en) | Manufacturing method of semiconductor laser device | |
| JPS6355996A (en) | Semiconductor light emitting device | |
| JPH0864899A (en) | Manufacture of semiconductor laser and the same laser | |
| JPS6119186A (en) | Manufacture of two-wavelength monolithic semiconductor laser array | |
| JPS6356982A (en) | Semiconductor laser | |
| JPH03227086A (en) | Semiconductor laser element and manufacture thereof | |
| JPH05226774A (en) | Semiconductor laser element and its production | |
| JPS6373682A (en) | Semiconductor laser | |
| JPH06283816A (en) | Semiconductor laser of embedded structure and fabrication thereof | |
| JPS59208884A (en) | Manufacture of buried method type semiconductor laser element | |
| JP2934678B2 (en) | Manufacturing method of surface emitting semiconductor laser | |
| JPS5834988A (en) | Manufacture of semiconductor laser | |
| JPS6358390B2 (en) | ||
| JPS61104687A (en) | Manufacture of buried semiconductor laser | |
| JPH0661582A (en) | Manufacture of semiconductor laser device | |
| JPS6244440B2 (en) | ||
| KR100284766B1 (en) | Semiconductor laser diodes, arrays thereof and manufacturing method thereof | |
| JPS6361793B2 (en) | ||
| JPH01166592A (en) | Semiconductor laser element | |
| JPH05129723A (en) | Buried heterostructure semiconductor laser and manufacture thereof | |
| JPS6354234B2 (en) | ||
| JPH03183182A (en) | Semiconductor laser device and its manufacture |