JPS6347066Y2 - - Google Patents
Info
- Publication number
- JPS6347066Y2 JPS6347066Y2 JP5446981U JP5446981U JPS6347066Y2 JP S6347066 Y2 JPS6347066 Y2 JP S6347066Y2 JP 5446981 U JP5446981 U JP 5446981U JP 5446981 U JP5446981 U JP 5446981U JP S6347066 Y2 JPS6347066 Y2 JP S6347066Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- variable gain
- gain amplifier
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【考案の詳細な説明】
〔考案の目的〕
(産業上の利用分野)
本考案は、AGC(自動利得制御)回路に係り、
特に利得制御電圧の直流オフセツトの発生を抑圧
し、安定な利得制御動作するAGC回路に関する。
特に利得制御電圧の直流オフセツトの発生を抑圧
し、安定な利得制御動作するAGC回路に関する。
(従来の技術)
第2図は従来のAGC回路を示す回路図であり、
入力信号は端子aに入力される。入力された信号
は可変利得増幅器1で利得が制御され、端子bに
出力する。
入力信号は端子aに入力される。入力された信号
は可変利得増幅器1で利得が制御され、端子bに
出力する。
ここで、上記可変利得増幅器1の出力は絶対値
回路2に加えられ、上記可変利得増幅器1の出力
の絶対値と、所定の基準電圧との電位差を検出す
る。
回路2に加えられ、上記可変利得増幅器1の出力
の絶対値と、所定の基準電圧との電位差を検出す
る。
上記絶対値回路2で検出された上記基準電位と
の電位差はローパスフイルター(LPF)3に加
えられた後、上記可変利得増幅器1の利得を制御
するに供する制御電圧と発生するゲインコントロ
ール回路4に加えられる。
の電位差はローパスフイルター(LPF)3に加
えられた後、上記可変利得増幅器1の利得を制御
するに供する制御電圧と発生するゲインコントロ
ール回路4に加えられる。
これにより、上記可変利得増幅器1の利得は、
上記ゲインコントロール回路4の制御電圧に応じ
て制御され、絶対値回路2、LPF3、ゲインコ
ントロール回路4、可変利得増幅器1からなるフ
イードバツクループによつて入力信号に対する利
得の自動制御が行なわれる。
上記ゲインコントロール回路4の制御電圧に応じ
て制御され、絶対値回路2、LPF3、ゲインコ
ントロール回路4、可変利得増幅器1からなるフ
イードバツクループによつて入力信号に対する利
得の自動制御が行なわれる。
(考案が解決しようとする問題点)
上記、従来のAGC回路にあつては、上記可変
利得増幅器1の出力に生じた直流オフセツト成分
が、上記絶対値回路2に入力されると、上記絶対
値回路2における上記可変利得増幅器1の出力の
絶対値と所定電位との電位比較時に直流オフセツ
トを助長する。
利得増幅器1の出力に生じた直流オフセツト成分
が、上記絶対値回路2に入力されると、上記絶対
値回路2における上記可変利得増幅器1の出力の
絶対値と所定電位との電位比較時に直流オフセツ
トを助長する。
この結果、上記絶対値回路2の出力に不要なリ
ツプルが発生し、これに伴ないLPF3の出力に
もリツプル成分が生じて上記可変利得増幅器1の
利得制御に影響及ぼす。
ツプルが発生し、これに伴ないLPF3の出力に
もリツプル成分が生じて上記可変利得増幅器1の
利得制御に影響及ぼす。
このため、上記フイードバツクループに直流オ
フセツトが生じ、上記出力端子bに得られる信号
にも直流オフセツトが重量される。この直流オフ
セツトは場合によつては、一定の直流電位でなく
脈流を呈することもあり、この脈流は系を不安定
にする原因ともなる。
フセツトが生じ、上記出力端子bに得られる信号
にも直流オフセツトが重量される。この直流オフ
セツトは場合によつては、一定の直流電位でなく
脈流を呈することもあり、この脈流は系を不安定
にする原因ともなる。
また、上記直流オフセツトは可変利得増幅器1
を構成する能動素子の温度特性等、回路特有の性
能にも依存する量であり、直流オフセツによる影
響を抑圧することが系の安定性の面から望まれ
る。
を構成する能動素子の温度特性等、回路特有の性
能にも依存する量であり、直流オフセツによる影
響を抑圧することが系の安定性の面から望まれ
る。
(問題点を解決するための手段)
この考案では、入力信号端子aに印加された信
号を入力とする可変利得増幅器1の出力信号を
HPF5を介して出力信号端子bに加えるととも
に、電圧比較手段2に供給する構成とする。
号を入力とする可変利得増幅器1の出力信号を
HPF5を介して出力信号端子bに加えるととも
に、電圧比較手段2に供給する構成とする。
これにより、AGCループ内での直流オフセツ
トの生を抑圧し、AGC動作を安定に行なう。
トの生を抑圧し、AGC動作を安定に行なう。
この考案は、上記の点に鑑みて系の直流オフセ
ツトを抑圧し、安定なフイードバツク動作をなす
とともに、最適制御による安定出力を得るAGC
回路を提供することを目的とする。
ツトを抑圧し、安定なフイードバツク動作をなす
とともに、最適制御による安定出力を得るAGC
回路を提供することを目的とする。
以下、この考案の実施例を図面を参照して説明
する。
する。
第1図は、この考案に係るAGC回路の一実施
例を示す回路ブロツク図であり、上記第2図との
対応機能については同一符号を付してある。
例を示す回路ブロツク図であり、上記第2図との
対応機能については同一符号を付してある。
第2図にあつては、可変利得増幅器1と絶対値
回路2との間にハイパスフイルター(HPF)5
を介在接続して、AGCループ系における直流オ
フセツトを抑圧する。
回路2との間にハイパスフイルター(HPF)5
を介在接続して、AGCループ系における直流オ
フセツトを抑圧する。
入力端子aから印加された信号を入力とし、こ
れに対して適宜ゲインコントロール回路4で発生
した制御電圧に応じた利得を得る可変利得増幅器
1の出力には直流オフセツトが重畳されている。
れに対して適宜ゲインコントロール回路4で発生
した制御電圧に応じた利得を得る可変利得増幅器
1の出力には直流オフセツトが重畳されている。
この直流オフセツトの原因には、上述のように
可変利得増幅器1の快路特性及び直流的なレベル
シフト等がある。この直流オフセツトは、上記
HPF5によつて阻止され、出力端子b及び絶対
値回路2には直流オフセツトが除去された信号が
加わる。
可変利得増幅器1の快路特性及び直流的なレベル
シフト等がある。この直流オフセツトは、上記
HPF5によつて阻止され、出力端子b及び絶対
値回路2には直流オフセツトが除去された信号が
加わる。
このため、絶対値回路2の出力には半波整流さ
れた信号が得られ、これによりLPF3の出力に
は直流オフセツトが除去された電圧が得られる。
れた信号が得られ、これによりLPF3の出力に
は直流オフセツトが除去された電圧が得られる。
このことは、AGC動作を不安定とする原因と
なる直流オフセツトが除去され、上記可変利得増
幅器1が安定に利得制御されることを意味し、系
の安定性を損わずにAGC動作が行なわれること
を意味する。
なる直流オフセツトが除去され、上記可変利得増
幅器1が安定に利得制御されることを意味し、系
の安定性を損わずにAGC動作が行なわれること
を意味する。
AGC回路は、本来出力の歪を抑え、かつノイ
ズ指数を劣化させない最適利得を得る制御であ
り、このAGC動作自体安定に行なうため直流オ
フセツトを除去する必要がある。系を不安定にす
る要因となる上記直流オフセツト自体、上記可変
利得増幅器1自体の回路特性及び直流レベルシフ
ト動作等によつても発生するが、発生した直流オ
フセツト電位は上記HPF5により除去される。
ズ指数を劣化させない最適利得を得る制御であ
り、このAGC動作自体安定に行なうため直流オ
フセツトを除去する必要がある。系を不安定にす
る要因となる上記直流オフセツト自体、上記可変
利得増幅器1自体の回路特性及び直流レベルシフ
ト動作等によつても発生するが、発生した直流オ
フセツト電位は上記HPF5により除去される。
ここで、上記HPF5は実質的に直流オフセツ
ト乃至脈流成分を阻止し、制御対象となる情報の
みを伝達し得るものであればよい。
ト乃至脈流成分を阻止し、制御対象となる情報の
みを伝達し得るものであればよい。
上述のように、この考案によればAGCループ
中の直流オフセツトの発生を抑止し、安定な出力
が得られるAGC回路を提供し得るものである。
中の直流オフセツトの発生を抑止し、安定な出力
が得られるAGC回路を提供し得るものである。
なお、本考案に係るAGC回路はアナログ方式、
デイジタル方式いずれにも適用し得る。
デイジタル方式いずれにも適用し得る。
第1図は本考案に係るAGC回路の回路図であ
り、第2図は従来のAGC回路図である。 a……入力信号端子、b……出力信号端子、1
……可変利得増幅器、2……電圧比較手段、3…
…低域通過波器、4……ゲインコントロール回
路、5……高域通過波器。
り、第2図は従来のAGC回路図である。 a……入力信号端子、b……出力信号端子、1
……可変利得増幅器、2……電圧比較手段、3…
…低域通過波器、4……ゲインコントロール回
路、5……高域通過波器。
Claims (1)
- 入力信号が印加される入力信号端子と、この入
力端子に印加された信号をゲインコントロール信
号に応じて利得制御する可変利得増幅器と、この
可変利得増幅器の出力信号が入力され、前記可変
利得増幅器の出力から直流オフセツト成分を除去
した信号を出力する高域通過波器と、この高域
通過波器の出力を導出する出力信号端子と、前
記高域通過波器の出力が入力され、この入力信
号の電位と所定電位との比較を行なう電圧比較手
段と、この電圧比較手段の出力端側に接続した低
域通過波器と、この低域通過波器の出力に応
じ前記可変利得増幅器に対する前記ゲインコント
ロール信号を発生するゲインコントロール回路と
を少なくとも具備したことを特徴とするAGC回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5446981U JPS6347066Y2 (ja) | 1981-04-17 | 1981-04-17 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5446981U JPS6347066Y2 (ja) | 1981-04-17 | 1981-04-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57168317U JPS57168317U (ja) | 1982-10-23 |
JPS6347066Y2 true JPS6347066Y2 (ja) | 1988-12-06 |
Family
ID=29851066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5446981U Expired JPS6347066Y2 (ja) | 1981-04-17 | 1981-04-17 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6347066Y2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2881016B2 (ja) * | 1990-04-26 | 1999-04-12 | 沖電気工業株式会社 | 自動利得制御回路 |
US7433431B2 (en) * | 2003-09-12 | 2008-10-07 | Zarbana Digital Fund, Llc | Staggered AGC with digitally controlled VGA |
-
1981
- 1981-04-17 JP JP5446981U patent/JPS6347066Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS57168317U (ja) | 1982-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4216434A (en) | Variable gain alternating voltage amplifier | |
JPS6347066Y2 (ja) | ||
JPH0141045B2 (ja) | ||
JPS59133781A (ja) | ビデオ信号処理回路 | |
JPS585594B2 (ja) | 整流回路 | |
JP3215127B2 (ja) | スイッチング電源の制御回路 | |
JPS624005B2 (ja) | ||
JPH0347006B2 (ja) | ||
JPH01108872A (ja) | ダイナミツクフオーカス回路 | |
JPH03214885A (ja) | 色信号の輪郭強調回路 | |
JPS5949728B2 (ja) | 可変インピ−ダンス回路 | |
JPH04242808A (ja) | 定電圧電源装置の出力電圧リモートコントロール回路 | |
JPS5929372Y2 (ja) | 自動バイアス調整回路 | |
JPS6115472A (ja) | 映像信号の輪郭補正回路 | |
JPH0522971Y2 (ja) | ||
JPS589412A (ja) | Agc回路 | |
JPS6145633Y2 (ja) | ||
SU1056148A1 (ru) | Стабилизатор переменного напр жени | |
JP3539782B2 (ja) | 制御回路 | |
JPH0332098Y2 (ja) | ||
JPS63228809A (ja) | Apdバイアス電圧制御方式 | |
JPS63188212A (ja) | 定電圧電源回路 | |
JPH08251911A (ja) | 定電圧制御回路 | |
JPH0252882B2 (ja) | ||
JPS63252070A (ja) | フイ−ドバツククランプ回路 |