JPS6344867Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案は鍵盤部の複数の鍵をそれぞれ駆動す
る複数のソレノイドを有し、これらのソレノイド
を押鍵強さを表わす情報に対応した電力で駆動す
ることにより、楽音を自動的に発生させるピアノ
等の自動演奏装置に関するものである。

〔従来の技術〕

従来、演奏者による楽音演奏時の鍵情報および
押鍵強さを表わす情報等を演奏情報としてメモリ
に予め記憶させておき、その後このメモリに記憶
された演奏情報を読出し、この演奏情報に基づき
鍵盤部の各鍵に設けられたソレノイドを駆動する
ことにより自動的に演奏音を得るようにしたピア
ノの自動演奏装置がある。

ところで、このような自動演奏装置において
は、ソレノイドの駆動力を演奏者による鍵の押鍵
強さと等価に制御するため、押鍵強さを表わす情
報に応じてソレノイド駆動信号のパルス幅（ある
いはデユーテイ比）を変えるパルス幅変調回路が
設けられている。すなわち、押鍵強さを表わす情
報の値が大きく、押鍵強さが強いことを示してい
る場合にはパルス幅変調回路から第４図ａに示す
ようにパルス幅の広い繰り返し信号をソレノイド
駆動信号として出力し、逆に押鍵強さを表わす情
報の値が小さく、押鍵強さが弱いことを示してい
る場合には第４図ｂに示すようにパルス幅の狭い
繰り返し信号をソレノイド駆動信号として出力
し、これによつて単位時間ｔ当りの駆動電力を変
え鍵に対するソレノイドの駆動力が押鍵強さを表
わす情報に対応したものとなるように制御し、打
弦による音量が演奏音による演奏音量と等価にな
るように構成されている。

〔考案が解決しようとする問題点〕

ところが、このようにしてソレノイドの駆動電
力を制御した場合、ソレノイドの立上り応答速度
も駆動電力にほぼ比例して早くなる。このため、
押鍵強さの弱い音とを第５図ａ，ｂに示すように
t₁時間の時間差をもつて演奏してこの時の演奏情
報を記憶しておき、その後この演奏情報を読出し
て再生した場合には、押鍵強さの強い音のソレノ
イドの立上り応答速度が早いため、弱い音と強い
音とは第５図ｃ，ｄに示すようにt₁時間よりもα
だけ短い時間差となつて発音されてしまう。すな
わち、打鍵強さの強弱によつて自動演奏音の発音
タイミングが演奏情報の記録時と異なつてしま
い、音楽的に好ましくないという不都合が生じて
いる。

この考案はこのような不都合に鑑みなされたも
ので、その目的は予め記録した演奏情報に忠実な
タイミングで自動演奏音を発音し得るようにした
自動演奏装置を提供することにある。

〔問題点を解決するための手段〕

このために、この考案は、鍵盤部の複数の鍵を
それぞれ駆動するソレノイドの駆動開始タイミン
グを補正するためのデータを各押鍵強さに対応し
て記憶し、押鍵強さを表わす情報に従つて読み出
しが行なわれるタイミング補正データメモリを設
け、このタイミング補正データメモリに記憶され
るデータは押鍵強さが強くなるほど前記駆動開始
タイミングを遅くするように設定したものであ
る。

〔実施例〕

以下、図示する実施例に基づきこの考案を詳細
に説明する。

第１図はこの考案の一実施例を示すブロツク図
であつて、プロセツサ１、演奏情報メモリ２、デ
コーダ３、タイミング補正デンタメモリ４、ソレ
ノイド駆動回路５−１〜５−Ｎ、ソレノイド６−
１〜６−Ｎとから構成されている。また、Ｎ個の
ソレノイド駆動回路５−１〜５−Ｎは、レジスタ
５０および５１、パルス幅変調回路５２、遅延回
路５３、アンドゲート５４およびトランジスタ５
５とから構成されている。そして、Ｎ個のソレノ
イド６−１〜６−Ｎはそれぞれのプランジヤ（図
示せず）に鍵盤部の鍵が１鍵づつ対応して配設さ
れた各鍵を駆動するように構成されていた。

このような構成において、演奏情報メモリ２に
は、例えば特開昭53−139520号公報に開示された
技術、すなわち第３図に示すような鍵情報発生回
路によつて得られた演奏者による演奏鍵の音高を
表わす鍵情報KDと演奏鍵の押鍵強さを表わすタ
ツチデータTDとからなる演奏情報が演奏順序に
従つて予め記憶されており、自動演奏の開始指令
がプロセツサ１に与えられると、プロセツサ１は
この演奏情報を順次読出し、この演奏情報のうち
タツチデータTDを鍵情報KDに対応したソレノ
イド駆動回路（５−１〜５−Ｎのうち１つ）に転
送する。すなわち、プロセツサ１は演奏情報メモ
リ２から演奏情報（KD，TD）を読出すと、こ
のうちタツチデータTDをデータバスラインDB、
を介してＮ個のソレノイド駆動回路５−１〜５−
Ｎに並列に供給する。一方、鍵情報KDについて
はデコーダ３に供給する。すると、デコーダ３は
鍵情報KDがＮ個のソレノイド６−１〜６−Ｎに
対応して配設された鍵のいずれに対応するかを解
読し、情報KDに対応するソレノイド番号を示す
デコード信号Ｓ１〜SNを出力する。例えば、鍵
情報KDがソレノイド６−１に連結されている鍵
の音高を表わすものである場合、ソレノイド６−
１のソレノイド番号を示すデコード信号Ｓ１を出
力する。このデコーダ３から出力されるＮ個のデ
コード信号Ｓ１〜SNはそれぞれ対応するソレノ
イド駆動回路５−１〜５−Ｎに供給される。

ここで、ソレノイド駆動回路５−１〜５−Ｎは
データバスラインDB₁を介して供給されるタツチ
データTDを自己の回路に対応するデコード信号
Ｓ１〜SNによつてレジスタ５０に読込むように
構成されている。従つて、演奏情報メモリ２から
鍵情報KDとタツチデータTDとからなる演奏情
報が読出されると、この演奏情報のうち鍵情報
KDに対応したデコード信号Si（ｉ＝１〜Ｎ）が
デコーダ３から発生し、この場合の鍵情報KDと
対になつたタツチデータTDは鍵情報KDに対応
したソレノイド駆動回路５−ｉ（ｉ＝１〜Ｎ）の
レジスタ５０に読込まれる。なお、ソレノイド駆
動回路５−１〜５−Ｎに転送されるタツチデータ
TDに対しては発音制御を行なうためのキーオン
信号KONが付加される。

このようにしてタツチデータTDは鍵情報KD
に対応したソレノイド駆動回路５−ｉ（ｉ＝１〜
Ｎ）に分配供給されるが、同時にタイミング補正
データメモリ４にアドレス信号として供給され
る。

タイミング補正データメモリ４はタツチデータ
TDの値に応じてソレノイド駆動開始タイミング
を補正するためのタイミング補正データTCDを
記憶しているもので、例えば第２図ａに示すよう
に押鍵強さの最小値に対応するタツチデータTD
を基準としてタツチデータTDの値が増大するに
従つて比例的に増大するタイミング補正データ
TCDを記憶している。従つて、プロセツサ１か
らタツチデータTDがアドレス信号として供給さ
れると、このタツチデータTDの値に対応したタ
イミング補正データTCDが読出される。このよ
うにしてメモリ４から読出されたタイミング補正
データTCDはＮ個のソレノイド駆動回路５−１
〜５−Ｎに並列に供給される。そして、このタイ
ミング補正データTCDはデコード信号Ｓ１〜SN
によつて各ソレノイド駆動回路５−１〜５−Ｎの
レジスタ５１に読込まれる。

これによつて、各ソレノイド駆動回路５−１〜
５−Ｎにおいては、自己の出力段に接続されたソ
レノイド６−１〜６−Ｎの駆動力を指定するタツ
チデータTDとその駆動開始タイミングの補正量
を指定するタイミング補正データTCDとが与え
られたことになる。すると、各ソレノイド駆動回
路５−１〜５−Ｎにおいては次のようにしてソレ
ノイドの駆動力および駆動開始タイミングの補正
が行なわれる。

すなわち、レジスタ５０に書込まれたタツチデ
ータTDおよびキーオン信号KONは、タツチデ
ータTDのみパルス幅変調回路５２に供給され
る。すると、パルス幅変調回路５２は、繰り返し
パルス信号のパルス幅をレジスタ５０から供給さ
れたタツチデータTDの値に対応したパルス幅に
変調し、この変調出力信号を第４図で示したよう
なソレノイド駆動信号SDとして出力する。

一方、レジスタ５１に読込まれたタイミング補
正データTCDは遅延回路５３に遅延時間αを指
定するデータとして供給される。ここで、遅延回
路５３にはレジスタ５０から出力されるキーオン
信号KONが遅延すべき信号として入力されてい
る。従つて、レジスタ５０にタツチデータTDと
共に読込まれたキーオン信号KONは、遅延回路
５３においてタイミング補正データTCDに対応
した時間だけ遅延される。そして、この遅延され
たキーオン信号KON′はアンドゲート５４にゲー
ト開信号として供給され、ソレノイド駆動信号
SDをキーオン信号KON′が発生している時のみ
トランジスタ５５に供給するように構成されてい
る。従つて、レジスタ５０にタツチデータTDが
読込まれた後このタツチデータTDに対応したパ
ルス幅のソレノイド駆動信号SDがパルス幅変調
回路５２からただちに発生したとしても、このソ
レノイド駆動信号SDはキーオン信号KON′が発
生するまでの間アンドゲート５４において待機さ
せられる。そして、タイミング補正データTCD
により指定される遅れ時間の後はじめてトランジ
スタ５５に供給される。この結果、トランジスタ
５５の出力に接続されたソレノイド６−１〜６−
Ｎは、タツチデータTDに対応した電力で駆動さ
れると共に、その駆動開始タイミングがタイミン
グ補正データTCDにより指定される時間だけ補
正されて駆動される。すなわち、押鍵強さの弱い
音と強い音との押鍵タイミング差が第５図ａ，ｂ
に示したようにt₁である場合、その自動演奏音の
タイミング差もt₁となつて発音される。なお、第
３図中７０は鍵の押下げ動作に関連して比較的浅
い押下げ位置で動作する第１のキースイツチＫ１
と、このキースイツチＫ１より深い押下げ位置で
動作する第２のキースイツチＫ２とからなる鍵操
作検出回路、７１は鍵操作検出回路７０の出力を
受けて押圧操作された鍵番号を判別して対応する
２進化コード信号でなるキーコード信号KCを送
出するキーコーダ、７２はこのキーコーダ７１の
出力信号を任意数の発音チヤンネルのいずれかに
対して割当て処理することにより鍵情報KDを送
出するチヤンネルプロセツサ、７３は測時論理回
路７２Ａ、変換回路７３Ｂ等から構成され、チヤ
ンネルプロセツサ７２の出力に基づいて押鍵操作
速度を判別してこれを２進化コード信号でなるタ
ツチデータTDとして送出するタツチコントロー
ル回路である。

このようにこの実施例の自動演奏装置において
は予め記録した演奏情報に忠実なタイミングで自
動演奏音を発音することができる。

なお、実施例においてタイミング補正データ
TCDとタツチデータTDとの関係は第２図ａに示
すような関係としたが、ソレノイドと鍵との結合
関係等に応じて第２図ｂの記号Ａ，Ｂで示すよう
な関係にするようにしても良い。また、タイミン
グ補正データTCDをメモリに予め記憶しておく
代わりに、押鍵強さに応じた時間補正量を演算に
よつて求め、この演算値を各ソレノイド駆動回路
に転送するようにしても良い。この演算処理は基
準の押鍵強さに対応する時間補正量を定数として
予め用意しておき、任意の押鍵強さを表わすタツ
チデータTDが与えられた時にこのタツチデータ
TDと前記定数との比例演算などにより求めるこ
とができる。

〔考案の効果〕

以上の説明から明らかなようにこの考案によれ
ば、予め記録した演算情報に忠実な精度のよいタ
イミングで自動演奏音を再生することができ、ピ
アノの自動演奏装置等に用いた場合、音楽的に好
ましい結果が得られるなど優れた効果を有する。

【図面の簡単な説明】

第１図はこの考案の一実施例を示すブロツク
図、第２図は第１図の実施例におけるタイミング
補正データメモリの内容を示す図、第３図は鍵情
報発生回路の一例を示すブロツク図、第４図は自
動演奏装置におけるソレノイド駆動信号波形を示
す図、第５図は従来における自動演奏装置の欠点
を説明するためのタイムチヤートである。 １……プロセツサ、２……演奏情報メモリ、３
……デコーダ、４……タイミング補正データメモ
リ、５−１〜５−Ｎ……ソレノイド駆動回路、６
−１〜６−Ｎ……ソレノイド。

Claims (1)

【実用新案登録請求の範囲】
1. 鍵盤部の複数の鍵をそれぞれ駆動する複数のソ
   レノイドを有し、これらのソレノイドを押鍵強さ
   を表わす情報に対応した電力で駆動するようにし
   た自動演奏装置において、前記ソレノイドの駆動
   開始タイミングを補正するためのデータを各押鍵
   強さに対応して記憶し、前記押鍵強さを表わす情
   報に従つて読み出しが行なわれるタイミング補正
   データメモリを設け、前記タイミング補正データ
   メモリに記憶されるデータは押鍵強さが強くなる
   ほど前記駆動開始タイミングを遅くするように設
   定されていることを特徴とする自動演奏装置。