JPS6344370A - デジタルデ−タ生成装置 - Google Patents
デジタルデ−タ生成装置Info
- Publication number
- JPS6344370A JPS6344370A JP18901386A JP18901386A JPS6344370A JP S6344370 A JPS6344370 A JP S6344370A JP 18901386 A JP18901386 A JP 18901386A JP 18901386 A JP18901386 A JP 18901386A JP S6344370 A JPS6344370 A JP S6344370A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- level
- polarity
- digital data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000000605 extraction Methods 0.000 claims 4
- 238000006243 chemical reaction Methods 0.000 description 12
- 238000001514 detection method Methods 0.000 description 11
- 230000001360 synchronised effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000000630 rising effect Effects 0.000 description 8
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000000284 extract Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 208000023514 Barrett esophagus Diseases 0.000 description 1
- 201000004569 Blindness Diseases 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Landscapes
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は、例えばデジタルオーディオチーブレコーダ
等のような磁気記録媒体を用いたデジタル記録再生シス
テムに係り、特にその磁気記録媒体から得られる再生信
号を元のデジタルデータに変換するためのデジタルデー
タ生成装置の改良に関する。
等のような磁気記録媒体を用いたデジタル記録再生シス
テムに係り、特にその磁気記録媒体から得られる再生信
号を元のデジタルデータに変換するためのデジタルデー
タ生成装置の改良に関する。
(従来の技術)
周知のように、音響機器の分野では、可及的に高密度か
つ高忠実度記録再生化を図るために、音声信号等の情報
信号をPCM(パルス コードモジュレーション)技術
によりデジタルデータに変換して、例えば磁気テープや
ディスク等の記録媒体に記録し、これを再生するように
したデジタル記録再生システムが普及している。
つ高忠実度記録再生化を図るために、音声信号等の情報
信号をPCM(パルス コードモジュレーション)技術
によりデジタルデータに変換して、例えば磁気テープや
ディスク等の記録媒体に記録し、これを再生するように
したデジタル記録再生システムが普及している。
このうち、記録媒体として磁気テープを使用するものは
、デジタルオーディオチーブレコーダと称されており、
例えば複数のヘッドをテープの幅方向に配設してなる固
定ヘッド式のものと、ヘッドが周側に沿って回転するよ
うに設けられた円筒形状のドラムにテープを巻き付けて
、ヘリカルスキャンを行なうようにした回転ヘッド式の
ものとがある。
、デジタルオーディオチーブレコーダと称されており、
例えば複数のヘッドをテープの幅方向に配設してなる固
定ヘッド式のものと、ヘッドが周側に沿って回転するよ
うに設けられた円筒形状のドラムにテープを巻き付けて
、ヘリカルスキャンを行なうようにした回転ヘッド式の
ものとがある。
ここで、第11図はこのようなデジタルオーディオテー
プレコーダの記録再生動作に係る部分を示すものである
。まず、記録動作について説明すると、入力端子11に
供給されたアナログ情報信号は、A/D (アナログ/
デジタル)変換回路12でデジタルデータに変換される
。このデジタルデータは、信号処理回路13でパリティ
生成やフォーマット化等の所定のデジタル処理が行なわ
れ、極性反転間隔が所定の幅内に収まるように特定の変
調が施されることにより、第12図(a)に示すような
変調データに変換される。
プレコーダの記録再生動作に係る部分を示すものである
。まず、記録動作について説明すると、入力端子11に
供給されたアナログ情報信号は、A/D (アナログ/
デジタル)変換回路12でデジタルデータに変換される
。このデジタルデータは、信号処理回路13でパリティ
生成やフォーマット化等の所定のデジタル処理が行なわ
れ、極性反転間隔が所定の幅内に収まるように特定の変
調が施されることにより、第12図(a)に示すような
変調データに変換される。
そして、この変調データは、1/2分周回路14に導か
れ、第12図(b)に示すように、変調データの“1”
で極性が反転される記録データに変換された後、記録用
増幅回路15及び記録ヘッド16に供給され、ここにテ
ープ17へのデータの記録が行なわれるものである。
れ、第12図(b)に示すように、変調データの“1”
で極性が反転される記録データに変換された後、記録用
増幅回路15及び記録ヘッド16に供給され、ここにテ
ープ17へのデータの記録が行なわれるものである。
一方、再生時には、テープ17に記録されたデータが、
再生ヘッド18で電気的な再生信号として読み取られる
。この再生信号は、上記記録データの立上りエツジで正
のピークレベルを有し、立下りエツジで負のピークレベ
ルを有する特性をもっている。そして、上記再生信号は
、再生用増幅回路19を介した後等化回路20に供給さ
れ、第12図(c)に示すように、記録データの極性反
転時点と再生信号のピークレベル位置とのずれ(いわゆ
るピークシフト)が補正された等化データとして、デー
タ変換回路21に出力される。
再生ヘッド18で電気的な再生信号として読み取られる
。この再生信号は、上記記録データの立上りエツジで正
のピークレベルを有し、立下りエツジで負のピークレベ
ルを有する特性をもっている。そして、上記再生信号は
、再生用増幅回路19を介した後等化回路20に供給さ
れ、第12図(c)に示すように、記録データの極性反
転時点と再生信号のピークレベル位置とのずれ(いわゆ
るピークシフト)が補正された等化データとして、デー
タ変換回路21に出力される。
このデータ変換回路21は、入力された等化データを2
値のデジタルデータに変換する作用を行なうもので、ま
ず、等化データを、レベル比較回路22、23によって
正負一対の基準レベル+Vl。
値のデジタルデータに変換する作用を行なうもので、ま
ず、等化データを、レベル比較回路22、23によって
正負一対の基準レベル+Vl。
−Vlとそれぞれレベル比較する。このため、各レベル
比較回路22.23からは、第12図(d)、(e)に
示すような比較データがそれぞれ出力される。
比較回路22.23からは、第12図(d)、(e)に
示すような比較データがそれぞれ出力される。
これら比較データは、オア回路24によって、第12図
(f)に示すように論理和がとられ、ピーク位置検出デ
ータとしてDタイブーフリップフロップ回路(以下D−
FF回路という)25の入力端りに供給される。
(f)に示すように論理和がとられ、ピーク位置検出デ
ータとしてDタイブーフリップフロップ回路(以下D−
FF回路という)25の入力端りに供給される。
一方、上記等化データは、微分回路2Bに供給されて、
等化データのピークレベル位置でゼロレベルをクロスす
る微分データに変換された後、レベル比較回路27によ
って接地レベル(つまりゼロレベル)とレベル比較され
ることにより、等化データのピークレベル位置で極性反
転されるデータが生成される。このデータは、上記レベ
ル比較回路22、23の比較データとともに、検出回路
28に供給され、不要な雑音成分が除去された後、PL
L(位相同期ループ)回路29に供給されて、第12図
(g)に示すようなビット同期クロックが生成される。
等化データのピークレベル位置でゼロレベルをクロスす
る微分データに変換された後、レベル比較回路27によ
って接地レベル(つまりゼロレベル)とレベル比較され
ることにより、等化データのピークレベル位置で極性反
転されるデータが生成される。このデータは、上記レベ
ル比較回路22、23の比較データとともに、検出回路
28に供給され、不要な雑音成分が除去された後、PL
L(位相同期ループ)回路29に供給されて、第12図
(g)に示すようなビット同期クロックが生成される。
そして、上記D−FF回路25は、ビット同期クロック
の立上りに同期して、入力端りに供給される前記ピーク
位置検出データを抽出し、ここに第12図(h)に示す
ように、前記変調データに対応・したデジタルデータが
生成されるものである。
の立上りに同期して、入力端りに供給される前記ピーク
位置検出データを抽出し、ここに第12図(h)に示す
ように、前記変調データに対応・したデジタルデータが
生成されるものである。
このようにして、上記データ変換回路21で生成された
デジタルデータは、ビット同期クロックとともに信号処
理回路13に供給され、復調やエラー訂正等の所定のデ
ジタル処理が施された後、D/A (デジタル/アナロ
グ)変換回路30で元のアナログ情報信号に変換され、
出力端子31を介して図示しないアナログ再生系に出力
されて、ここにテープ17に記録されたデータの再生が
行なわれるものである。
デジタルデータは、ビット同期クロックとともに信号処
理回路13に供給され、復調やエラー訂正等の所定のデ
ジタル処理が施された後、D/A (デジタル/アナロ
グ)変換回路30で元のアナログ情報信号に変換され、
出力端子31を介して図示しないアナログ再生系に出力
されて、ここにテープ17に記録されたデータの再生が
行なわれるものである。
ところで、上記のようなデータ変換回路21を用いた、
従来のデジタルデータの生成手段は、テープ17に対す
る記録再生特性や各部の調整等が極めて理想的な状態で
あれば何ら問題の生じないものである。しかしながら、
実際の記録再生系においては、雑音の混入やスペーシン
グ等によって記録再生特性が変化したり、各部の調整が
理想状態に対してまだまだ十分でないことが多い等、正
確なデジタルデータの生成を妨げる要因が多く存在して
いる。
従来のデジタルデータの生成手段は、テープ17に対す
る記録再生特性や各部の調整等が極めて理想的な状態で
あれば何ら問題の生じないものである。しかしながら、
実際の記録再生系においては、雑音の混入やスペーシン
グ等によって記録再生特性が変化したり、各部の調整が
理想状態に対してまだまだ十分でないことが多い等、正
確なデジタルデータの生成を妨げる要因が多く存在して
いる。
例えば、等化回路20の調整が不十分であったり、スペ
ーシングによる高域劣化等が生じると、第13図(a)
に示す記録データが記録されたテープ17を再生して得
られる等化データの波形は、波形干渉を起こすことによ
り、同図(b)に実線で示すように、点線で示した理想
波形に比して、ピークレベルが一定でなくなったり、幅
が広くなったりする。
ーシングによる高域劣化等が生じると、第13図(a)
に示す記録データが記録されたテープ17を再生して得
られる等化データの波形は、波形干渉を起こすことによ
り、同図(b)に実線で示すように、点線で示した理想
波形に比して、ピークレベルが一定でなくなったり、幅
が広くなったりする。
このため、等化データのピークレベルが基準レベル+V
l、−Vlを越えないようになり、前記レベル比較回路
22.23から出力される各比較データ及びオア回路2
4から出力されるピーク位Uta出データが、第13図
(C)〜(e)にそれぞれ示すように変化してしまい、
このピーク位置検出データを同図(f)で示すビット同
期クロックで抽出したデジタルデータには、同図(g)
に示すように、第12図(a)で示したものに比して誤
りが発生してしまうものである。
l、−Vlを越えないようになり、前記レベル比較回路
22.23から出力される各比較データ及びオア回路2
4から出力されるピーク位Uta出データが、第13図
(C)〜(e)にそれぞれ示すように変化してしまい、
このピーク位置検出データを同図(f)で示すビット同
期クロックで抽出したデジタルデータには、同図(g)
に示すように、第12図(a)で示したものに比して誤
りが発生してしまうものである。
この場合、上記基準レベル+VL 、 −VL ’E−
セロレベルに近付ければ、等化データのピークレベルが
低くても、正確なピーク位置検出データを得ることがで
きるようになる。ところが、第14図(a)に示すよう
に、基準レベル+Vl、−Vlをゼロレベルに近付ける
と、等化データに混入された雑音成分のレベルが基準レ
ベル+V 1.− V 1を越えてしまうようになる。
セロレベルに近付ければ、等化データのピークレベルが
低くても、正確なピーク位置検出データを得ることがで
きるようになる。ところが、第14図(a)に示すよう
に、基準レベル+Vl、−Vlをゼロレベルに近付ける
と、等化データに混入された雑音成分のレベルが基準レ
ベル+V 1.− V 1を越えてしまうようになる。
このため、ピーク位置検出データには、第14図(b)
に示すように、雑音成分が含まれてしまい、このピーク
位置検出データを同図(C)で示すビット同期クロック
で抽出したデジタルデータにも、やはり同図(d)に示
すように、第12図(a)で示したものに比して誤りが
発生してしまうものである。
に示すように、雑音成分が含まれてしまい、このピーク
位置検出データを同図(C)で示すビット同期クロック
で抽出したデジタルデータにも、やはり同図(d)に示
すように、第12図(a)で示したものに比して誤りが
発生してしまうものである。
(発明が解決しようとする問題点)
以上のように、従来のデジタルデータ生成手段では、雑
音の混入やスペーシング及び等化回路の調整不十分等の
要因により、正確なデジタルデータの生成が行なえない
という問題を有している。
音の混入やスペーシング及び等化回路の調整不十分等の
要因により、正確なデジタルデータの生成が行なえない
という問題を有している。
そこで、この発明は上記事情を考慮してなされたもので
、正確なデジタルデータの生成を妨げる種々の要因が発
生しても、それらの要因に影響されることなく正確なデ
ジタルデータの生成を行ない得る極めて良好なデジタル
データ生成装置を提供することを目的とする。
、正確なデジタルデータの生成を妨げる種々の要因が発
生しても、それらの要因に影響されることなく正確なデ
ジタルデータの生成を行ない得る極めて良好なデジタル
データ生成装置を提供することを目的とする。
[発明の構成]
(問題点を解決するための手段)
すなわち、この発明に係るデジタルデータ生成装置は、
再生信号を正負(ゼロレベルあるいは再生信号の中間レ
ベルを基準とした正負)一対の第1の見窄レベル、及び
該第1の基準レベルと異なる正負一対の第2の基準レベ
ルとそれぞれ比較するとともに、再生信号の正負極性(
ゼロレベルあるいは所定の基準レベルと比較した極性)
を示す極性データを生成し、所定のクロックに同期させ
て、各レベル比較データ及び極性データをそれぞれ抽出
するようにする。
再生信号を正負(ゼロレベルあるいは再生信号の中間レ
ベルを基準とした正負)一対の第1の見窄レベル、及び
該第1の基準レベルと異なる正負一対の第2の基準レベ
ルとそれぞれ比較するとともに、再生信号の正負極性(
ゼロレベルあるいは所定の基準レベルと比較した極性)
を示す極性データを生成し、所定のクロックに同期させ
て、各レベル比較データ及び極性データをそれぞれ抽出
するようにする。
そして、この抽出された各データのうち第1の基準レベ
ルとの比較データ成分に、デジタルデータに施された所
定の変調規則あるいは再生信号のもつ正常な特性に違反
する部分が生じたことを検出し、これに対し抽出された
残りの各データ成分に基づいて訂正処理を施すようにし
たものである。
ルとの比較データ成分に、デジタルデータに施された所
定の変調規則あるいは再生信号のもつ正常な特性に違反
する部分が生じたことを検出し、これに対し抽出された
残りの各データ成分に基づいて訂正処理を施すようにし
たものである。
(作用)
そして、上記のような構成によれば、抽出した各データ
のうち、第1の基準レベルとの比較データ成分に、デジ
タルデータに施された所定の変調規則あるいは再生信号
のもつ正常な特性に違反する部分が生じたことを検出し
て、抽出された残りの各データ成分に基づいて訂正する
ようにしたので、正確なデジタルデータの生成を妨げる
種々の要因が発生しても、それらの要因に影響されるこ
となく正確なデジタルデータの生成を行なうことができ
るようになるものである。
のうち、第1の基準レベルとの比較データ成分に、デジ
タルデータに施された所定の変調規則あるいは再生信号
のもつ正常な特性に違反する部分が生じたことを検出し
て、抽出された残りの各データ成分に基づいて訂正する
ようにしたので、正確なデジタルデータの生成を妨げる
種々の要因が発生しても、それらの要因に影響されるこ
となく正確なデジタルデータの生成を行なうことができ
るようになるものである。
(実施例)
以下、この発明の一実施例について図面を参照して詳細
に説明する。第1図において、第11図と同一部分には
同一記号を付して示し、ここでは異なる部分についての
み述べる。すなわち、前記等化回路20から出力される
等化データは、レベル比較回路22.23によって基準
レベル+V1.−Vlとレベル比較されるだけでなく、
レベル比較回路32、33によって上記基準レベル+V
1.−Vlよりもゼロレベルに近い正負一対の基準レベ
ル+V2、−V2とそれぞれレベル比較されるとともに
、レベル比較回路34によって接地レベル(ゼロレベル
)とレベル比較される。
に説明する。第1図において、第11図と同一部分には
同一記号を付して示し、ここでは異なる部分についての
み述べる。すなわち、前記等化回路20から出力される
等化データは、レベル比較回路22.23によって基準
レベル+V1.−Vlとレベル比較されるだけでなく、
レベル比較回路32、33によって上記基準レベル+V
1.−Vlよりもゼロレベルに近い正負一対の基準レベ
ル+V2、−V2とそれぞれレベル比較されるとともに
、レベル比較回路34によって接地レベル(ゼロレベル
)とレベル比較される。
このため、上記等化回路20から、第2図(a)に示す
ような等化データが出力されたとすると、オア回路24
からは、同図(b)に示すようなピーク位rii検出デ
ータが出力され、上記レベル比較回路32.33から出
力される各比較データの論理和をとるオア回路35から
は、同図(c)に示すようなピーク位置検出データが出
力されるようになる。
ような等化データが出力されたとすると、オア回路24
からは、同図(b)に示すようなピーク位rii検出デ
ータが出力され、上記レベル比較回路32.33から出
力される各比較データの論理和をとるオア回路35から
は、同図(c)に示すようなピーク位置検出データが出
力されるようになる。
また、上記レベル比較回路34からは、第2図(d)に
示すような比較データが出力されるようになる。
示すような比較データが出力されるようになる。
そして、上記各オア回路24.35から出力される各ピ
ーク位置検出データ及びレベル比較回路34から出力さ
れる比較データは、それぞれラッチ回路3.6の入力端
D1〜D3に供給される。このラッチ回路36は、前記
PLL回路29から出力される第2図(e)に示すビッ
ト同期クロックの立上りで、その入力端DI−D3に供
給された各データをそれぞれ抽出し、各出力端Q1〜Q
3から出力するものである。
ーク位置検出データ及びレベル比較回路34から出力さ
れる比較データは、それぞれラッチ回路3.6の入力端
D1〜D3に供給される。このラッチ回路36は、前記
PLL回路29から出力される第2図(e)に示すビッ
ト同期クロックの立上りで、その入力端DI−D3に供
給された各データをそれぞれ抽出し、各出力端Q1〜Q
3から出力するものである。
このため、上記ラッチ回路36の出力端Q1〜Q3から
は、それぞれ第2図(f)〜(h)に示すようなデジタ
ルデータが発生されるようになる。
は、それぞれ第2図(f)〜(h)に示すようなデジタ
ルデータが発生されるようになる。
ここで、以下、ラッチ回路3Bの出力@Q1.Q2から
出力されるデジタルデータを、それぞれ第1候補データ
及び第2候補データと称し、ラッチ回路3Bの出力端Q
3から出力されるデジタルデータを、等化データの正負
極性を示す極性データと称することにする。
出力されるデジタルデータを、それぞれ第1候補データ
及び第2候補データと称し、ラッチ回路3Bの出力端Q
3から出力されるデジタルデータを、等化データの正負
極性を示す極性データと称することにする。
上記のようにして生成された第1.第2候補データ及び
極性データは、制御回路37に供給されて最終的なデジ
タルデータの生成に供される。この制御回路37は、第
3図に示すように、読み出し専用記憶回路(以下ROM
という)38〜41.セレクタ回路42〜44.D−F
F回路45〜55及び排他的論理和回路(以下EX−オ
ア回路という) 56.57より構成されている。
極性データは、制御回路37に供給されて最終的なデジ
タルデータの生成に供される。この制御回路37は、第
3図に示すように、読み出し専用記憶回路(以下ROM
という)38〜41.セレクタ回路42〜44.D−F
F回路45〜55及び排他的論理和回路(以下EX−オ
ア回路という) 56.57より構成されている。
そして、上記制御回路37は、入力端子58〜60に前
記第1.第2候補データ及び極性データがそれぞれ供給
されることにより、第1候補データを基準として、この
第1候補データの後述する変調規則や等化データの正常
な特性に違反する部分等を検出し、第2候補データ及び
極性データに基づいて第1候補データに訂正処理を施し
て、最終的なデジタルデータを生成し出力端子B1から
出力させるものである。
記第1.第2候補データ及び極性データがそれぞれ供給
されることにより、第1候補データを基準として、この
第1候補データの後述する変調規則や等化データの正常
な特性に違反する部分等を検出し、第2候補データ及び
極性データに基づいて第1候補データに訂正処理を施し
て、最終的なデジタルデータを生成し出力端子B1から
出力させるものである。
すなわち、前記A/D変換回路12から出力されるデジ
タルデータは、信号処理回路13で変調データに変換さ
れるものであるが、この変調方式は、データビット間隔
をTとすると、極性反転間隔がIT、2T、3Tのいず
れかにはいるようにデジタルデータを変調するもので、
例えば415変調方式が用いられている。このため、上
記第1候補データは、正常に得られていれば、その極性
反転間隔がIT〜3Tの範囲内にはいるという変調規則
が施されているものである。
タルデータは、信号処理回路13で変調データに変換さ
れるものであるが、この変調方式は、データビット間隔
をTとすると、極性反転間隔がIT、2T、3Tのいず
れかにはいるようにデジタルデータを変調するもので、
例えば415変調方式が用いられている。このため、上
記第1候補データは、正常に得られていれば、その極性
反転間隔がIT〜3Tの範囲内にはいるという変調規則
が施されているものである。
また、上記等化データは、記録データの立上りで正のピ
ークレベルとなり、記録データの立下りで負のピークレ
ベルとなるため、正常ならば、正のピークレベルと負の
ピークレベルとが交互に発生されるという特性を存して
いるものである。
ークレベルとなり、記録データの立下りで負のピークレ
ベルとなるため、正常ならば、正のピークレベルと負の
ピークレベルとが交互に発生されるという特性を存して
いるものである。
このため、上述したような第1候補データの変調規則や
等化データの正常な特性に違反する部分等を険出し、第
1候補データに訂正処理を施すことにより、正確なデジ
タルデータを得ることができるものである。
等化データの正常な特性に違反する部分等を険出し、第
1候補データに訂正処理を施すことにより、正確なデジ
タルデータを得ることができるものである。
ここで、上記各ROM38〜41には、次表に示すよう
な変換テーブルがそれぞれ記憶されている。
な変換テーブルがそれぞれ記憶されている。
これら変換テーブルは、上記した訂正動作を制御回路3
7が行なえるように、変調規則や等化データの特性等を
考慮して設定されたものである。
7が行なえるように、変調規則や等化データの特性等を
考慮して設定されたものである。
但し、*は“0“または“1”のどちらでもよいまた、
上記セレクタ回路42〜44は、ROM3gの出力端D
I、DOが“0,0″のとき入力端“0゜に供給される
データを出力し、出力端Dl、Dllが“0.1”のと
き入力端″1”に供給されるデータを出力し、出力端D
i、DOがml、0”のとき入力端“2”に供給される
データを出力し、出力端Dl、Doが“1,1”のとき
入力端“3”に供給されるデータを出力するものである
。
上記セレクタ回路42〜44は、ROM3gの出力端D
I、DOが“0,0″のとき入力端“0゜に供給される
データを出力し、出力端Dl、Dllが“0.1”のと
き入力端″1”に供給されるデータを出力し、出力端D
i、DOがml、0”のとき入力端“2”に供給される
データを出力し、出力端Dl、Doが“1,1”のとき
入力端“3”に供給されるデータを出力するものである
。
さらに、各D−FF回路45〜55は、前記PLL回路
29から出力されるビット同期クロックに同期してラッ
チ動作を行なうものである。
29から出力されるビット同期クロックに同期してラッ
チ動作を行なうものである。
ここで、上記入力端子58に第2図(f)に示す第1候
補データが供給されると、ROM38の出力端Di、D
oが“o、o”であるとすると、各セレクタ回路42〜
44が入力端“0″に供給されたデータを出力するので
、ROM38のアドレスA3〜AOは、第2図(i)に
示すように1,0,0゜1”となる。そして、この制御
回路37は、上記“1,0,0.1″なる第1候補デー
タが正しいか否かを、第2候補データ及び極性データに
基づいて判別する処理を行なうものである。
補データが供給されると、ROM38の出力端Di、D
oが“o、o”であるとすると、各セレクタ回路42〜
44が入力端“0″に供給されたデータを出力するので
、ROM38のアドレスA3〜AOは、第2図(i)に
示すように1,0,0゜1”となる。そして、この制御
回路37は、上記“1,0,0.1″なる第1候補デー
タが正しいか否かを、第2候補データ及び極性データに
基づいて判別する処理を行なうものである。
すなわち、上記第2候補データは、そのHレベル期間が
等化データの正負のピークレベル位置を示しており、極
性データは、Hレベルで等価データが正領域にあること
を示し、Lレベルで等化データが負領域にあることを示
している。このため、第2候補データと極性データとか
ら、ROM38のアドレスA3に供給される“1”は、
等化データの正のピークレベル位置に対応することが判
別され、ROM38のアドレスAOに供給される“1゜
は、等化データの負のピークレベル位置に対応すること
が判別される。
等化データの正負のピークレベル位置を示しており、極
性データは、Hレベルで等価データが正領域にあること
を示し、Lレベルで等化データが負領域にあることを示
している。このため、第2候補データと極性データとか
ら、ROM38のアドレスA3に供給される“1”は、
等化データの正のピークレベル位置に対応することが判
別され、ROM38のアドレスAOに供給される“1゜
は、等化データの負のピークレベル位置に対応すること
が判別される。
このため、前述した等化データの正負のピークレベルが
交互に発生されるという条件は満たされていることかわ
かる。
交互に発生されるという条件は満たされていることかわ
かる。
しかしながら、ROM3gのアドレスA2.Atに供給
される“0,0”なるデータに対しては、等化データに
負のピークレベル及び正のピークレベルが存在していた
にもかかわらず、レベルが低(て検出されなかったとい
う可能性があり、本当は“1.1”ではないかという疑
いがある。
される“0,0”なるデータに対しては、等化データに
負のピークレベル及び正のピークレベルが存在していた
にもかかわらず、レベルが低(て検出されなかったとい
う可能性があり、本当は“1.1”ではないかという疑
いがある。
そこでミ再び、第2候補データ及び極性データに基づい
て、上記“0.0”の部分に等化データの正負のピーク
レベルが存在するか否かが判別される。そして、この場
合には、ピークレベルが存在しないので、結局この“1
,0,0.1″という第1候補データは正確なデジタル
データとして出力端子61に出力されるものである。
て、上記“0.0”の部分に等化データの正負のピーク
レベルが存在するか否かが判別される。そして、この場
合には、ピークレベルが存在しないので、結局この“1
,0,0.1″という第1候補データは正確なデジタル
データとして出力端子61に出力されるものである。
以上の動作を制御回路37は行なうものであるが、実際
には、ROM38のアドレスA3〜AOに“1,0,0
.1“なる第1候補データが供給されると、その出力端
DI、DOは1,0”となり、セレクタ回路42〜44
が入力端“2°に供給されたデータを出力するようにな
る。
には、ROM38のアドレスA3〜AOに“1,0,0
.1“なる第1候補データが供給されると、その出力端
DI、DOは1,0”となり、セレクタ回路42〜44
が入力端“2°に供給されたデータを出力するようにな
る。
そして、上述した判別結果が出揃った状態では、ROM
40のアドレスA5〜AOには’1,1,1゜1.0.
O”なるデータが供給されるので、その出力端Di、D
Oからは“0,0゛なるデータが出力される。このため
、第1候補データは訂正されることなく、そのまま出力
端子61に出力されるものである。
40のアドレスA5〜AOには’1,1,1゜1.0.
O”なるデータが供給されるので、その出力端Di、D
Oからは“0,0゛なるデータが出力される。このため
、第1候補データは訂正されることなく、そのまま出力
端子61に出力されるものである。
次に、第2図(j)に示すように、ROM38のアドレ
スA3〜AOに1,0.1,0”なる第1候補データが
供給されると、上記と同様に第2候補データ及び極性デ
ータから、等化データの特性が判別される。この場合、
ROM3gのアドレスA3.Alに供給された′1”は
、共に等化データの負のピークレベルに対応しているこ
とが判別される。このように、負のピークレベルが連続
して発生されることは、等化データの特性に違反するの
で、この第1候補データ“1,0,1.O”は誤りであ
ると判別される。
スA3〜AOに1,0.1,0”なる第1候補データが
供給されると、上記と同様に第2候補データ及び極性デ
ータから、等化データの特性が判別される。この場合、
ROM3gのアドレスA3.Alに供給された′1”は
、共に等化データの負のピークレベルに対応しているこ
とが判別される。このように、負のピークレベルが連続
して発生されることは、等化データの特性に違反するの
で、この第1候補データ“1,0,1.O”は誤りであ
ると判別される。
また、第2候補データ及び極性データをみると、」−記
第1候補データ“1,0,1.0″の“1”と“1”と
の間には、等化データの正のピークレベルが検出されて
おり、第1候補データ“1,0゜1.0”の1”と“1
°との間のデータ“0″は、“1°であると判別され訂
正処理が行なわれて、第2図(k)に示すような正確な
デジタルデータが生成されるものである。
第1候補データ“1,0,1.0″の“1”と“1”と
の間には、等化データの正のピークレベルが検出されて
おり、第1候補データ“1,0゜1.0”の1”と“1
°との間のデータ“0″は、“1°であると判別され訂
正処理が行なわれて、第2図(k)に示すような正確な
デジタルデータが生成されるものである。
すなわち、上記制御回路37上では、ROM38のアド
レスA3〜AOに“1,0,1.0”なる第1候補デー
タが供給されると、その出力端Dl。
レスA3〜AOに“1,0,1.0”なる第1候補デー
タが供給されると、その出力端Dl。
DOは“0,1“となり、セレクタ回路42〜44が入
力端“1°に供給されたデータを出力するようになる。
力端“1°に供給されたデータを出力するようになる。
そして、上述した判別結果が出揃った状態テハ、ROM
39の7ドレ、Z、Al 、 AO1,:は“0.0”
なるデータが供給されるので、その出力端DOからは1
“なるデータが出力される。
39の7ドレ、Z、Al 、 AO1,:は“0.0”
なるデータが供給されるので、その出力端DOからは1
“なるデータが出力される。
このため、第1候補データ“1,0,1.0”の“1°
と“1#との間のデータ“0′は、“1″に訂正される
ものである。
と“1#との間のデータ“0′は、“1″に訂正される
ものである。
なお、第1候補データが“1,0,1.1”であっても
、第2候補データ及び極性データが上記と同じ条件であ
れば、同様な訂正処理が行なわれるものである。
、第2候補データ及び極性データが上記と同じ条件であ
れば、同様な訂正処理が行なわれるものである。
以上に、第1候補データが“1,0,1.’l’″及び
“1,0,0,1°なる2種類のパターンになった場合
について、それぞれ説明したが、第1候補データの各パ
ターンに対して、第2候補データ及び極性データがそれ
ぞれどのような状態のとき、どのような訂正処理が行な
われるがを、第4図及び第5図にそれぞれ示している。
“1,0,0,1°なる2種類のパターンになった場合
について、それぞれ説明したが、第1候補データの各パ
ターンに対して、第2候補データ及び極性データがそれ
ぞれどのような状態のとき、どのような訂正処理が行な
われるがを、第4図及び第5図にそれぞれ示している。
なお、第4図及び第5図中点線で示す波形は理想的な等
化データを示しており、※印は“1”または“0”どち
らでもよく、☆印は極性によっては“1”でもよいこと
を示している。
化データを示しており、※印は“1”または“0”どち
らでもよく、☆印は極性によっては“1”でもよいこと
を示している。
また、第1候補データは、前述した変調規則により、そ
の極性反転間隔がIT〜3Tの範囲にはいるようになさ
れている。このため、′0”が3つ以上続くことはない
はずである。そこで、上記制御回路37は、上記した2
種類のパターンに加えて、第1候補データが“1,0,
0.0”なるパターンになったことを検出して、上記と
同様な訂正処理を行なうことができるようになされてい
る。
の極性反転間隔がIT〜3Tの範囲にはいるようになさ
れている。このため、′0”が3つ以上続くことはない
はずである。そこで、上記制御回路37は、上記した2
種類のパターンに加えて、第1候補データが“1,0,
0.0”なるパターンになったことを検出して、上記と
同様な訂正処理を行なうことができるようになされてい
る。
第6図は、第1候補データが“1,0,0.0”なるパ
ターンのときの、第2候補データ及び極性データがそれ
ぞれどのような状態のとき、どのような訂正処理が行な
われるかを示しているものである。
ターンのときの、第2候補データ及び極性データがそれ
ぞれどのような状態のとき、どのような訂正処理が行な
われるかを示しているものである。
なお、上記実施例において、再生信号にDC(直流)オ
フセット成分が含まれている場合、レベル比較する前に
予めそのDCオフセット成分を取り除くか、あるいは第
1図及び第2図に示した基やレベル±V1.±v2をそ
れぞれDCオフセット成分を考慮してシフトすることに
なる。また、極性データを生成するためのレベル比較回
路34における比較は、比較レベルを純粋なゼロレベル
とする必要はなく、ゼロレベル(あるいは中間レベル)
に近いところの、例えば上記の基準レベル+v2あるい
は−v2と比較(レベル比較回路32あるいは33の出
力を代用)しても構わない。さらに、上記の第1候補デ
ータ、第2候補データ及び極性データを抽出するための
クロックは、上記のような再生信号から生成されたビッ
ト同期クロックに限らず、例えばデータレートよりも非
常に高いレートの非同期クロックでもよく、また再生信
号と共にクロック信号も再生されるような記録再生方式
であれば、再生されたクロック信号を利用すればよい。
フセット成分が含まれている場合、レベル比較する前に
予めそのDCオフセット成分を取り除くか、あるいは第
1図及び第2図に示した基やレベル±V1.±v2をそ
れぞれDCオフセット成分を考慮してシフトすることに
なる。また、極性データを生成するためのレベル比較回
路34における比較は、比較レベルを純粋なゼロレベル
とする必要はなく、ゼロレベル(あるいは中間レベル)
に近いところの、例えば上記の基準レベル+v2あるい
は−v2と比較(レベル比較回路32あるいは33の出
力を代用)しても構わない。さらに、上記の第1候補デ
ータ、第2候補データ及び極性データを抽出するための
クロックは、上記のような再生信号から生成されたビッ
ト同期クロックに限らず、例えばデータレートよりも非
常に高いレートの非同期クロックでもよく、また再生信
号と共にクロック信号も再生されるような記録再生方式
であれば、再生されたクロック信号を利用すればよい。
次に、第7図は上記実施例の変形例を示すものである。
すなわち、これは、第8図(a)に示す記録データの極
性反転時点に対し、同図(b)に示す等化データのピー
クレベル位置がずれる、いわゆるピークシフトPSが発
生した場合に対処するようにしたものである。
性反転時点に対し、同図(b)に示す等化データのピー
クレベル位置がずれる、いわゆるピークシフトPSが発
生した場合に対処するようにしたものである。
この場合、オア回路24.35及びレベル比較回路34
から出力される第8図(c)〜(e)に示す各データを
、PLL回路29から出力される同図(f)に示すビッ
ト同期クロックφ1の立上りで抽出することにより、ラ
ッチ回路36からは同図(g)に示すような第1.第2
候補データ及び極性データが出力される。
から出力される第8図(c)〜(e)に示す各データを
、PLL回路29から出力される同図(f)に示すビッ
ト同期クロックφ1の立上りで抽出することにより、ラ
ッチ回路36からは同図(g)に示すような第1.第2
候補データ及び極性データが出力される。
一方、上記PLL回路29からは、第8図(h)。
(i)にそれぞれ示すように、上記ビット同期クロック
φ1に対し1/4周期位相の進んだビット同期クロック
φ2と、l/4周期位相の遅れたビット同期クロックφ
3が発生されている。そして、これらビット同期クロッ
クφ2.φ3の立上りに同期させて、D−FF回路62
.83により、オア回路35の出力データをそれぞれ抽
出することにより、D−FF回路82.83からは、第
8図(j)、(k)に示すデータが出力される。
φ1に対し1/4周期位相の進んだビット同期クロック
φ2と、l/4周期位相の遅れたビット同期クロックφ
3が発生されている。そして、これらビット同期クロッ
クφ2.φ3の立上りに同期させて、D−FF回路62
.83により、オア回路35の出力データをそれぞれ抽
出することにより、D−FF回路82.83からは、第
8図(j)、(k)に示すデータが出力される。
ここで、上記ラッチ回路38から出力される第2候補デ
ータと、D−FF回路82.83から出力されるデータ
とを、オア回路64で論理和をとってラッチ回路B5の
入力端D2に供給する。このラッチ回路65は、入力端
DI、D3にラッチ回路36から出力される第1候補デ
ータ及び極性データが供給されているもので、PLL回
路29から出力され上記ビット同期クロックφ1と 1
/2周期位相のずれた第8図<1>に示すビット同期ク
ロックφ4の立上がりで、各入力データを抽出し出力端
Q1〜Q3から出力するものである。
ータと、D−FF回路82.83から出力されるデータ
とを、オア回路64で論理和をとってラッチ回路B5の
入力端D2に供給する。このラッチ回路65は、入力端
DI、D3にラッチ回路36から出力される第1候補デ
ータ及び極性データが供給されているもので、PLL回
路29から出力され上記ビット同期クロックφ1と 1
/2周期位相のずれた第8図<1>に示すビット同期ク
ロックφ4の立上がりで、各入力データを抽出し出力端
Q1〜Q3から出力するものである。
このため、ラッチ回路65の各出力端Q1〜Q3からは
、第8図(m)に示すような、新たな第1゜第2候補デ
ータ及び極性データが得られ、制御回路37に出力され
るようになる。そして、この新たな第1候補データのう
ち“1.0,0.0″なるパターンが、第6図の■に基
づいて第8図(n)に示すように“1,0,1.1”な
るデータに訂正される。
、第8図(m)に示すような、新たな第1゜第2候補デ
ータ及び極性データが得られ、制御回路37に出力され
るようになる。そして、この新たな第1候補データのう
ち“1.0,0.0″なるパターンが、第6図の■に基
づいて第8図(n)に示すように“1,0,1.1”な
るデータに訂正される。
その後、上記訂正されたデータを含めた新たな第1候補
データ“1.0.1”が、第4図の■に基づいて第8図
(o)に示すように訂正される。
データ“1.0.1”が、第4図の■に基づいて第8図
(o)に示すように訂正される。
さらに、この訂正されたデータを含めた新たな第1候補
データ“1,0,0.1″が、第5図の■に基づいて第
8図(p)に示すように訂正され、以下、同様な訂正動
作が繰り返されて、制御回路37から第8図(q)に示
すようなデジタルデータが出力されるものである。
データ“1,0,0.1″が、第5図の■に基づいて第
8図(p)に示すように訂正され、以下、同様な訂正動
作が繰り返されて、制御回路37から第8図(q)に示
すようなデジタルデータが出力されるものである。
そして、上記第7図に示すような構成によれば、オア回
路35から出力されるピーク位置検出データを、基準と
なるビット同期クロックφ1と、その前後に位相のずれ
たビット同期クロックφ2.φ3とで抽出するようにし
たので、ビット同期クロックφ1のみで抽出された第2
候補データをさらに補うことができ、上記ピークシフト
PSに影響されずにより一層正確なデジタルデータの生
成を行なうことができるものである。
路35から出力されるピーク位置検出データを、基準と
なるビット同期クロックφ1と、その前後に位相のずれ
たビット同期クロックφ2.φ3とで抽出するようにし
たので、ビット同期クロックφ1のみで抽出された第2
候補データをさらに補うことができ、上記ピークシフト
PSに影響されずにより一層正確なデジタルデータの生
成を行なうことができるものである。
次に、第9図は、第1図に示した実施例のさらに他の変
形例を示すものである。すなわち、等化データを、レベ
ル比較回路88.87によって、上記基準レベル十V2
.−V2よりもゼロレベルに近い正負一対の基準レベル
+V3.−V3とレベル比較し、その比較データをオア
回路68で論理和をとり、ラッチ回路69に供給するよ
うにしたものである。
形例を示すものである。すなわち、等化データを、レベ
ル比較回路88.87によって、上記基準レベル十V2
.−V2よりもゼロレベルに近い正負一対の基準レベル
+V3.−V3とレベル比較し、その比較データをオア
回路68で論理和をとり、ラッチ回路69に供給するよ
うにしたものである。
このラッチ回路69は、各オア回路24.35及びレベ
ル比較回路34からの出力データを、オア回路68の出
力データとともに、ビット同期クロックの立上りで抽出
するものである。そして、ラッチ回路69で抽出された
オア回路68の出力データ成分は、第3候補データとな
る。
ル比較回路34からの出力データを、オア回路68の出
力データとともに、ビット同期クロックの立上りで抽出
するものである。そして、ラッチ回路69で抽出された
オア回路68の出力データ成分は、第3候補データとな
る。
この場合、第10図(a)に示す等化データに対して、
第1乃至第3候補データ及び極性データは、同図(b)
に示すようになる。そして、制御回路37は、第1候補
データのうち“1,0.O,O”なるパターンを、第6
図の■に基づき第2候補データを用いて、第10図(C
)に示すように“1,0,0.1”なるデータに訂正す
る。
第1乃至第3候補データ及び極性データは、同図(b)
に示すようになる。そして、制御回路37は、第1候補
データのうち“1,0.O,O”なるパターンを、第6
図の■に基づき第2候補データを用いて、第10図(C
)に示すように“1,0,0.1”なるデータに訂正す
る。
その後、制御回路37は、上記訂正されたデータを含め
た新たな第1候補データ″i、o、o、o″を、第2候
補データを用いて訂正しようとするが、このときの第1
.第2候補データ及び極性パターンを全て満足する組合
わせが、第6図の■〜■にないので訂正することができ
なくなる。
た新たな第1候補データ″i、o、o、o″を、第2候
補データを用いて訂正しようとするが、このときの第1
.第2候補データ及び極性パターンを全て満足する組合
わせが、第6図の■〜■にないので訂正することができ
なくなる。
このとき、制御回路37は、第2候補データに代えて第
3候補データを用いて訂正処理を行なうようになる。す
なわち、第1候補データが“1,0゜0.0”で、第3
候補データが“1,1,1.0”であり、極性データが
“0,1,0.0″の場合について訂正処理を行なうよ
うになるものである。
3候補データを用いて訂正処理を行なうようになる。す
なわち、第1候補データが“1,0゜0.0”で、第3
候補データが“1,1,1.0”であり、極性データが
“0,1,0.0″の場合について訂正処理を行なうよ
うになるものである。
この場合、極性データは、等化データをゼロレベル対照
に折り返して考えれば、”1,0,1.1”となるので
、結局、制御回路37は、第6図の■に基づいて、第1
0図(d)に示すように“1,1゜1.0°なるデータ
に訂正処理を行なうことができるものである。
に折り返して考えれば、”1,0,1.1”となるので
、結局、制御回路37は、第6図の■に基づいて、第1
0図(d)に示すように“1,1゜1.0°なるデータ
に訂正処理を行なうことができるものである。
なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。
[発明の効果]
したがって、以上詳述したようにこの発明によれば、正
確なデジタルデータの生成を妨げる種々の要因が発生し
ても、それらの要因に影響されることなく正確なデジタ
ルデータの生成を行ない得る極めて良好、なデジタルデ
ータ生成装置を提供することができる。
確なデジタルデータの生成を妨げる種々の要因が発生し
ても、それらの要因に影響されることなく正確なデジタ
ルデータの生成を行ない得る極めて良好、なデジタルデ
ータ生成装置を提供することができる。
第1図及び第2図はそれぞれこの発明に係るデジタルデ
ータ生成装置の一実施例を示すブロック構成図及びその
動作を説明するためのタイミング図、第3図は同実施例
の要部の具体的構成を示すブロック構成図、第4図乃至
第6図はそれぞれ等化データの各種パターンに対する訂
正処理の関係を示す図、第7図及び第8図はそれぞれ同
実施例の変形例を示すブロック構成図及びその動作を説
明するためのタイミング図、第9図及び第1O図はそれ
ぞれ同実施例の他の変形例を示すブロック構成図及びそ
の動作を説明するためのタイミング図、第11図及び第
12図はそれぞれデジタルオーディオチーブレコーダの
記録再生動作に係る部分を示すブロック構成図及びその
動作を説明するためのタイミング図、第13図及び第1
4図はそれぞれ従来のデジタルデータ生成手段の問題点
を説明するためのタイミング図である。 11・・・入力端子、12・・・A/D変換回路、13
・・・信号処理回路、14・・・1/2分周回路、15
・・・記録用増幅回路、16・・・記録ヘッド、17・
・・テープ、18・・・再生ヘッド、19・・・再生用
増幅回路、20・・・等化回路、21・・・データ変換
回路、22.23・・・レベル比較回路、24・・・オ
ア回路、25・・・D−FF回路、2G・・・微分回路
、27・・レベル比較回路、28・・・検出回路、29
・・・PLL回路、30・・・D/A変換回路、31・
・・出力端子、32〜34・・・レベル比較回路、35
・・・オア回路、36・・・ラッチ回路、37・・・制
御回路、38〜41・・・ROM、42〜44・・・セ
レクタ回路、45〜55・・・D−FF回路、58.5
7・・・EX−オア回路、58〜60・・・入力端子、
61・・・出力端子、62.63・・・D−FF回路、
64・・・オア回路、65・・・ラッチ回路、68.8
7・・・レベル比較回路、68・・・オア回路、69・
・・ラッチ回路。 出願人代理人 弁理士 鈴江武彦 ^ ^^ ^ ^ ^ ^ ^ ^・
−・−1x く− ε 口 。
α グN−N1− Nノ −−
2−ノス9Q−
ータ生成装置の一実施例を示すブロック構成図及びその
動作を説明するためのタイミング図、第3図は同実施例
の要部の具体的構成を示すブロック構成図、第4図乃至
第6図はそれぞれ等化データの各種パターンに対する訂
正処理の関係を示す図、第7図及び第8図はそれぞれ同
実施例の変形例を示すブロック構成図及びその動作を説
明するためのタイミング図、第9図及び第1O図はそれ
ぞれ同実施例の他の変形例を示すブロック構成図及びそ
の動作を説明するためのタイミング図、第11図及び第
12図はそれぞれデジタルオーディオチーブレコーダの
記録再生動作に係る部分を示すブロック構成図及びその
動作を説明するためのタイミング図、第13図及び第1
4図はそれぞれ従来のデジタルデータ生成手段の問題点
を説明するためのタイミング図である。 11・・・入力端子、12・・・A/D変換回路、13
・・・信号処理回路、14・・・1/2分周回路、15
・・・記録用増幅回路、16・・・記録ヘッド、17・
・・テープ、18・・・再生ヘッド、19・・・再生用
増幅回路、20・・・等化回路、21・・・データ変換
回路、22.23・・・レベル比較回路、24・・・オ
ア回路、25・・・D−FF回路、2G・・・微分回路
、27・・レベル比較回路、28・・・検出回路、29
・・・PLL回路、30・・・D/A変換回路、31・
・・出力端子、32〜34・・・レベル比較回路、35
・・・オア回路、36・・・ラッチ回路、37・・・制
御回路、38〜41・・・ROM、42〜44・・・セ
レクタ回路、45〜55・・・D−FF回路、58.5
7・・・EX−オア回路、58〜60・・・入力端子、
61・・・出力端子、62.63・・・D−FF回路、
64・・・オア回路、65・・・ラッチ回路、68.8
7・・・レベル比較回路、68・・・オア回路、69・
・・ラッチ回路。 出願人代理人 弁理士 鈴江武彦 ^ ^^ ^ ^ ^ ^ ^ ^・
−・−1x く− ε 口 。
α グN−N1− Nノ −−
2−ノス9Q−
Claims (1)
- 所定の変調が施されたデジタルデータが記録された記録
媒体を再生し、該再生信号から元のデジタルデータを生
成するデジタルデータ生成装置において、前記再生信号
を正負一対の第1の基準レベルとレベル比較する第1の
レベル比較手段と、前記再生信号を前記第1の基準レベ
ルと異なる正負一対の第2の基準レベルと比較する第2
のレベル比較手段と、前記再生信号の正負極性を示す極
性データを生成する極性データ生成手段と、前記第1の
レベル比較手段、第2のレベル比較手段及び極性データ
生成手段から出力される各データを所定のクロックに同
期させてそれぞれ抽出する抽出手段と、この抽出手段で
抽出された各データのうち前記第1のレベル比較手段か
ら出力されたデータ成分に前記デジタルデータに施され
た変調規則あるいは前記再生信号のもつ正常な特性に違
反する部分が生じたことを検出し、前記抽出手段で抽出
された各データのうち前記第1のレベル比較手段から出
力されたデータ成分に対し、前記抽出手段で抽出された
各データのうち前記第2のレベル比較手段及び極性デー
タ生成手段から出力されたデータ成分に基づいて訂正処
理を施すデータ制御手段とを具備してなることを特徴と
するデジタルデータ生成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18901386A JPH0687286B2 (ja) | 1986-08-12 | 1986-08-12 | デジタルデ−タ生成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18901386A JPH0687286B2 (ja) | 1986-08-12 | 1986-08-12 | デジタルデ−タ生成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6344370A true JPS6344370A (ja) | 1988-02-25 |
JPH0687286B2 JPH0687286B2 (ja) | 1994-11-02 |
Family
ID=16233839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18901386A Expired - Lifetime JPH0687286B2 (ja) | 1986-08-12 | 1986-08-12 | デジタルデ−タ生成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0687286B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05182120A (ja) * | 1991-12-26 | 1993-07-23 | Hitachi Ltd | 情報記録再生装置の記録再生方法、及び、その装置 |
JPH0586307U (ja) * | 1990-04-17 | 1993-11-22 | 株式会社タグチ | 形状記憶組織内副子 |
US6847601B2 (en) | 2000-08-04 | 2005-01-25 | International Business Machines Corporation | Data recovery apparatus and method |
-
1986
- 1986-08-12 JP JP18901386A patent/JPH0687286B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0586307U (ja) * | 1990-04-17 | 1993-11-22 | 株式会社タグチ | 形状記憶組織内副子 |
JPH05182120A (ja) * | 1991-12-26 | 1993-07-23 | Hitachi Ltd | 情報記録再生装置の記録再生方法、及び、その装置 |
US6847601B2 (en) | 2000-08-04 | 2005-01-25 | International Business Machines Corporation | Data recovery apparatus and method |
Also Published As
Publication number | Publication date |
---|---|
JPH0687286B2 (ja) | 1994-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0648587B2 (ja) | 部分応答コード化2進データで使用される刻時方法及び装置 | |
JPS628370A (ja) | 情報記録再生方法及び装置 | |
JPH0132591B2 (ja) | ||
JPH0120568B2 (ja) | ||
US4713802A (en) | Digital signal reproducing circuit | |
JPS6344370A (ja) | デジタルデ−タ生成装置 | |
CA1241110A (en) | Apparatus for recording and reproducing digital signal | |
JPS6356871A (ja) | デジタルデ−タ生成装置 | |
US7120102B2 (en) | Jitter detection apparatus and jitter detection method | |
JP3492713B2 (ja) | タイミング再生装置 | |
EP0700045A2 (en) | Reference clock generation circuit | |
JPS61164339A (ja) | データ再生装置 | |
JP3366658B2 (ja) | 光磁気ディスク再生装置 | |
JPS6285513A (ja) | スライスレベル自動設定回路 | |
JP3620411B2 (ja) | 位相エラー検出装置 | |
JP2870502B2 (ja) | ディジタルデータの復調装置 | |
EP0415834A2 (en) | Signal reproducing apparatus | |
JP2870060B2 (ja) | 符号化方法 | |
JP2805643B2 (ja) | 信号再生装置 | |
JPS60195783A (ja) | デジタル復調装置 | |
JPS61227271A (ja) | デ−タストロ−ブ回路 | |
JPH09102172A (ja) | 磁気再生装置 | |
JPH06259890A (ja) | 磁気記録データ再生装置 | |
JPH04341928A (ja) | 光ディスク再生信号パルス自動補正装置 | |
JPH04109732A (ja) | データストローブ回路 |