JPS634316Y2 - - Google Patents
Info
- Publication number
- JPS634316Y2 JPS634316Y2 JP1983026826U JP2682683U JPS634316Y2 JP S634316 Y2 JPS634316 Y2 JP S634316Y2 JP 1983026826 U JP1983026826 U JP 1983026826U JP 2682683 U JP2682683 U JP 2682683U JP S634316 Y2 JPS634316 Y2 JP S634316Y2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- memory device
- covering member
- circuit element
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005611 electricity Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 3
- 229920002554 vinyl polymer Polymers 0.000 description 3
- 239000010985 leather Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
【考案の詳細な説明】
この考案は、記憶用集積回路素子をそなえたメ
モリ装置に関し、記憶用集積回路素子をそのアー
ス用接続端子と接続された導電性の被覆部材で覆
うことにより静電気等により集積回路が破壊され
るのを防止したものである。[Detailed description of the invention] This invention relates to a memory device equipped with a storage integrated circuit element, and the storage integrated circuit element is covered with a conductive covering member connected to its ground connection terminal to prevent static electricity, etc. This prevents the integrated circuit from being destroyed.
従来、ROM(リード・オンリイ・メモリ)、
RAM(ランダム・アクセス・メモリ)等の記憶
用集積回路素子をロジツク回路等と接続するにあ
たつては、不用意に取扱うと、人体の一部が接続
用端子に触れただけで集積回路が静電破壊を受け
ることがあつた。 Conventionally, ROM (read-only memory),
When connecting storage integrated circuit elements such as RAM (Random Access Memory) to logic circuits, careless handling may damage the integrated circuit even if a part of the human body touches the connection terminal. Electrostatic damage occurred.
この考案の目的は、静電破壊を受けにくく、接
続作業の容易なメモリ装置を提供することにあ
る。 The purpose of this invention is to provide a memory device that is less susceptible to electrostatic discharge damage and easier to connect.
この考案によるメモリ装置は、記憶用集積回路
素子をその複数の接続端子の各一部が露呈される
ようにして導電性の被覆部材で覆うと共に、記憶
用集積回路素子のアース用接続端子を被覆部材に
電気的に接続したことを特徴とするものである。
このような特徴によれば、メモリ装置を不用意に
取扱つても手等はまず最初にアース用接続端子に
つながつた被覆部材に触れることになり、この後
アース用接続端子以外の接続端子に触れることが
あつてもこれらの接続端子は被覆部材及びアース
用接続端子と同電位になるだけであるため、記憶
用集積回路素子の内部回路は効果的に静電破壊を
免れるようになる。なお、この明細書において、
「接続端子」の語は、集積回路素子に固有のリー
ド又はピンのみならず、これに接続された導体を
も含むものとする。 The memory device according to this invention covers a storage integrated circuit element with a conductive covering member so that a portion of each of its plurality of connection terminals is exposed, and also covers a grounding connection terminal of the storage integrated circuit element. It is characterized by being electrically connected to the member.
According to these characteristics, even if you handle the memory device carelessly, your hands, etc. will first touch the covering member connected to the ground connection terminal, and then touch any connection terminal other than the ground connection terminal. Even if something happens, these connection terminals are only at the same potential as the covering member and the ground connection terminal, so that the internal circuitry of the memory integrated circuit element is effectively protected from electrostatic damage. In addition, in this specification,
The term "connection terminal" shall include not only the leads or pins inherent in the integrated circuit element, but also the conductors connected thereto.
以下、添付図面に示す実施例についてこの考案
を詳述する。 This invention will be described in detail below with reference to embodiments shown in the accompanying drawings.
第1図は、この考案の一実施例によるメモリ装
置をそなえた楽譜シートを示すものである。 FIG. 1 shows a musical score sheet equipped with a memory device according to an embodiment of this invention.
楽譜シート10は、厚紙等からなるシート本体
12の表面に楽譜を印刷したもので、その下端近
傍の余白部にはメモリ装置14が設けられてい
る。 The musical score sheet 10 has a musical score printed on the surface of a sheet main body 12 made of cardboard or the like, and a memory device 14 is provided in the margin near the lower end.
楽譜シート10は、電子楽器において使用され
る。すなわち、電子楽器の上面に設けられた譜面
立て溝に楽譜シート10の下部を挿入し、コネク
タ装置を介してメモリ装置14と電気的に接続す
る。このような電気的接続状態においては、メモ
リ装置14の記憶内容を読取つて自動演奏等を行
なわせることができる。 The musical score sheet 10 is used in an electronic musical instrument. That is, the lower part of the musical score sheet 10 is inserted into the music stand groove provided on the top surface of the electronic musical instrument, and electrically connected to the memory device 14 via the connector device. In such an electrically connected state, the stored contents of the memory device 14 can be read and automatic performance can be performed.
第2図は、メモリ装置14及びコネクタ装置2
0の断面構造を示すものである。 FIG. 2 shows a memory device 14 and a connector device 2.
This shows the cross-sectional structure of 0.
メモリ装置14において、シート本体12上に
は、ROMからなる記憶用集積回路素子22が設
けられている。集積回路素子22は一方の側面に
突出した複数のリード24と、他方の側面に突出
したアース用リード26とをそなえており、内部
回路には、一例として、シート表面の楽曲を自動
演奏するための演奏データを記憶している。 In the memory device 14, a storage integrated circuit element 22 made of a ROM is provided on the sheet body 12. The integrated circuit element 22 has a plurality of leads 24 protruding from one side and a grounding lead 26 protruding from the other side, and the internal circuit includes, for example, a wire for automatically playing the music on the surface of the sheet. It stores performance data.
シート本体12上には、集積回路素子22に隣
接してそれとほぼ同じ厚さの絶縁部材28が設け
られている。絶縁部材28は集積回路素子22の
複数のリード24を固定する固定具として作用す
ると共にスペーサとして作用するもので、複数の
リード24を受入れる1又は複数の横穴30と、
複数のリード24の各一部を露呈させる複数の縦
穴32とをそなえている。 An insulating member 28 is provided on the sheet body 12 adjacent to the integrated circuit device 22 and having approximately the same thickness. The insulating member 28 acts as a fixture for fixing the plurality of leads 24 of the integrated circuit element 22 and also acts as a spacer, and includes one or more lateral holes 30 for receiving the plurality of leads 24;
A plurality of vertical holes 32 are provided to expose a portion of each of the plurality of leads 24.
集積回路素子22及び絶縁部材28は、金属か
らなる皿状の導電性被覆部材34で覆われてお
り、被覆部材34の周辺部はビニール系の接着性
薄膜36によつてシート本体12に固定されてい
る。なお、被覆部材34は絶縁部材28の複数の
縦穴32をそれぞれ露呈させるための複数の開口
部38をそなえている。なお、複数の縦穴32を
露呈させるために1つの大きな開口部を設けても
よい。 The integrated circuit element 22 and the insulating member 28 are covered with a dish-shaped conductive covering member 34 made of metal, and the peripheral portion of the covering member 34 is fixed to the sheet body 12 with a vinyl-based adhesive thin film 36. ing. The covering member 34 has a plurality of openings 38 for exposing the plurality of vertical holes 32 of the insulating member 28, respectively. Note that one large opening may be provided to expose the plurality of vertical holes 32.
集積回路素子22のアース用リード26は半田
等により被覆部材34の内面に電気的に接続され
ている。 The grounding lead 26 of the integrated circuit element 22 is electrically connected to the inner surface of the covering member 34 by solder or the like.
コネクタ装置20は、絶縁性のコネクタ本体4
0をそなえており、コネクタ本体40の、メモリ
装置14に対向する面には、被覆部材34の凸部
と嵌合する凹部42が設けられている。凹部42
の内面において、前述の絶縁部材28の複数の縦
穴32に対応する部分にはそれぞれ接続ピン44
が設けられており、各接続ピン44はコネクタ装
置20をメモリ装置14に嵌合させた際に対応す
る縦穴32を介して対応するリード24と電気接
触するようになつている。なお、接続ピン44と
リード24との電気接触を良好にするため接続ピ
ン44及びリード24の表面は金メツキされてい
る。 The connector device 20 includes an insulating connector body 4
0, and a recess 42 that fits into the projection of the covering member 34 is provided on the surface of the connector body 40 facing the memory device 14 . Recess 42
On the inner surface of the insulating member 28, connection pins 44 are respectively provided in portions corresponding to the plurality of vertical holes 32 of the insulating member 28.
are provided, and each connecting pin 44 comes into electrical contact with a corresponding lead 24 through a corresponding vertical hole 32 when the connector device 20 is fitted into the memory device 14. Incidentally, the surfaces of the connecting pin 44 and the lead 24 are plated with gold to ensure good electrical contact between the connecting pin 44 and the lead 24.
凹部42の内面において、接続ピン44を配置
した場所以外の部分にはコネクタ装置20をメモ
リ装置14に嵌合させた際に被覆部材34と接触
するようにアース用の導電層46が形成されてい
る。 A conductive layer 46 for grounding is formed on the inner surface of the recess 42 at a portion other than the location where the connecting pin 44 is arranged so as to come into contact with the covering member 34 when the connector device 20 is fitted to the memory device 14. There is.
なお、接続ピン44及び導電層46は図示しな
い配線手段によつて電子楽器内のデータ読取回路
等と電気的に接続されている。 Note that the connection pin 44 and the conductive layer 46 are electrically connected to a data reading circuit or the like within the electronic musical instrument by wiring means (not shown).
上記した構成によれば、コネクタ装置20をメ
モリ装置14に嵌合させるだけで簡単にメモリ装
置14をデータ読取回路等に接続することができ
る。また、集積回路素子22が導電性の被覆部材
34で覆われているので、不用意に手等で触れて
もリード24より先にアース電位の被覆部材34
に触れることになり、集積回路素子22内の集積
回路が静電的に破壊されるといつた事態を未然に
防止することができる。なお、接続時の集積回路
破壊を防止するには、接続ピン44がリード24
に接触するより先に導電層46が被覆部材34に
接触するように嵌合部を構成しておくのが好まし
い。 According to the above configuration, the memory device 14 can be easily connected to a data reading circuit or the like by simply fitting the connector device 20 to the memory device 14. In addition, since the integrated circuit element 22 is covered with the conductive covering member 34, even if it is touched carelessly by hand, the covering member 34 at the ground potential will be removed before the leads 24 are touched.
This can prevent a situation where the integrated circuit in the integrated circuit element 22 is electrostatically destroyed. Note that in order to prevent damage to the integrated circuit during connection, the connection pin 44 must be connected to the lead 24.
It is preferable to configure the fitting portion so that the conductive layer 46 contacts the covering member 34 before contacting the conductive layer 46 .
第3図及び第4図は、この考案の他の実施例に
よるメモリ装置をそなえたフアイルを示すもの
で、第3図がフアイルを開いた状態を示すもの、
第4図がフアイルを閉じた状態を示すものであ
る。 3 and 4 show a file having a memory device according to another embodiment of the invention, with FIG. 3 showing the file in an open state;
FIG. 4 shows the file in a closed state.
フアイル50は適当な用紙52をとじこむため
のとじ具53を有し、裏側の表紙(表側の表紙で
もよい)には折りたたみ部54が設けられてい
る。そして、この折りたたみ部54には、メモリ
装置56が設けられており、この折りたたみ部5
4は第4図に示すように折りたたまれる。 The file 50 has a binding tool 53 for binding a suitable paper 52, and a folding section 54 is provided on the back cover (or the front cover). This folding section 54 is provided with a memory device 56, and this folding section 54 is provided with a memory device 56.
4 is folded as shown in FIG.
第5図、第6図及び第7図は、折りたたみ部5
4及びメモリ装置56の詳細構成を示すものであ
る。 5, 6 and 7 show the folding section 5
4 and the detailed configuration of the memory device 56.
折りたたみ部54は、メモリ装置56を配置す
るための孔を有する硬紙58の一面にクツシヨン
材60を介してビニールレザーカバー62を設け
ると共に硬紙58の他面にビニールレザーカバー
64を被覆した構成になつている。 The folding section 54 has a structure in which a vinyl leather cover 62 is provided on one surface of a hard paper 58 having a hole for arranging a memory device 56 via a cushion material 60, and the other surface of the hard paper 58 is covered with a vinyl leather cover 64. It's getting old.
メモリ装置56において、クツシヨン材60上
にはバツテリ(BATT)66と、RAMからなる
第1の記憶用集積回路素子68と、RAMからな
る第2の記憶用集積回路素子70と、バツテリ6
6、集積回路素子68及び70を相互接続すると
共に集積回路素子68及び70のリードをコネク
タ装置(図示せず)との接続位置まで導出するた
めの配線パターンを有するプリント基板72とが
設けられている。 In the memory device 56, a battery (BATT) 66, a first memory integrated circuit element 68 made of RAM, a second memory integrated circuit element 70 made of RAM, and a battery 66 are disposed on the cushion material 60 of the memory device 56.
6. A printed circuit board 72 is provided which has a wiring pattern for interconnecting the integrated circuit elements 68 and 70 and leading the leads of the integrated circuit elements 68 and 70 to a connection position with a connector device (not shown). There is.
バツテリ66、集積回路素子68及び70並び
にプリント基板72は金属からなる皿状の導電性
被覆部材74で覆われており、被覆部材74の周
辺部はクツシヨン材60と硬紙58との間に介挿
され、固定されている。 The battery 66, integrated circuit elements 68 and 70, and printed circuit board 72 are covered with a dish-shaped conductive covering member 74 made of metal, and the peripheral portion of the covering member 74 is interposed between the cushion material 60 and the hard paper 58. inserted and fixed.
プリント基板72上には、第7図に示すよう
に、スペーサとして作用する絶縁部材76が設け
られており、この絶縁部材76には集積回路素子
68及び70の多数のリードに対応して接続穴7
8が多数設けられている。各接続穴78の内部に
おいて、プリント基板72上には集積回路素子6
8又は70の対応するリードとプリント基板上の
配線層を介して接続されたコンタクト部材80が
設けられている。また、プリント基板72上のア
ース用配線層は集積回路素子68及び70のアー
ス用リードに接続されているもので、このアース
用配線層はリード82によつて被覆部材74の内
面に電気的に接続されている。 As shown in FIG. 7, an insulating member 76 is provided on the printed circuit board 72 and serves as a spacer. 7
8 are provided in large numbers. Inside each connection hole 78, an integrated circuit element 6 is mounted on the printed circuit board 72.
A contact member 80 is provided which is connected to 8 or 70 corresponding leads via a wiring layer on the printed circuit board. Further, the grounding wiring layer on the printed circuit board 72 is connected to the grounding leads of the integrated circuit elements 68 and 70, and this grounding wiring layer is electrically connected to the inner surface of the covering member 74 by the lead 82. It is connected.
被覆部材74には、各接続穴78に対応してそ
れより大径の穴84が第5図に示すような平面配
置で設けられている。また、被覆部材74には、
第5図に示すように、コネクタ装置の一対のガイ
ドピンを挿入するためのガイド穴86a及び86
bが設けられている。なお、ガイド穴86a及び
86bを設ける代りに、被覆部材74の両側部に
ガイド用切欠部88a及び88bを設けてもよ
い。 The covering member 74 is provided with a hole 84 having a larger diameter corresponding to each connection hole 78 in a planar arrangement as shown in FIG. In addition, the covering member 74 includes
As shown in FIG. 5, guide holes 86a and 86 for inserting a pair of guide pins of the connector device.
b is provided. In addition, instead of providing the guide holes 86a and 86b, guide notches 88a and 88b may be provided on both sides of the covering member 74.
上記構成のメモリ装置56によれば、コネクタ
装置のガイドピンをガイド穴86a及び86b
(又はガイド用切欠部88a及び88b)に係合
させつつコネクタ装置の接続ピンを穴84を介し
て接続穴78に挿入すると、利用装置との間で必
要な電気接続を達成することができる。そして、
この場合には、ガイドピンが先にアース電位の被
覆部材74に触れるので接続時の集積回路破壊を
防止することができる。また、手等で不用意に取
扱つてもアース電位の被覆部材74に触れるだけ
で、コンタクト部材80に直接触れることはでき
ないので、人体静電気等による集積回路破壊も効
果的に防止することができる。 According to the memory device 56 having the above configuration, the guide pins of the connector device are connected to the guide holes 86a and 86b.
By inserting the connecting pin of the connector device into the connecting hole 78 through the hole 84 while engaging the guide cutouts 88a and 88b, the necessary electrical connection with the device to be used can be achieved. and,
In this case, since the guide pin first touches the covering member 74 at the ground potential, it is possible to prevent damage to the integrated circuit during connection. Further, even if the contact member 80 is not touched directly even if it is handled carelessly by hand or the like, it only touches the covering member 74 at the ground potential, so it is possible to effectively prevent damage to the integrated circuit due to human body static electricity or the like.
第8図、第9図、第10図及び第11図は、こ
の考案の更に他の実施例によるメモリ装置を示す
ものである。 8, 9, 10, and 11 show memory devices according to still other embodiments of this invention.
この例のメモリ装置90は、ROMからなる第
1の記憶用集積回路素子92と、ROMからなる
第2の記憶用集積回路素子94とを含むもので、
第9図に示すように偏平な形状をしている。 The memory device 90 in this example includes a first storage integrated circuit element 92 made of ROM, and a second storage integrated circuit element 94 made of ROM.
As shown in FIG. 9, it has a flat shape.
集積回路素子92の多数のリード96及び集積
回路素子94の多数のリード98は第10図及び
第11図に示すようにスペーサ用の絶縁部材10
0の対応する横穴102に挿通され、それぞれの
横穴102につらなる溝104に導出されるよう
になつている。また、集積回路素子92及び94
並びに絶縁部材100は金属からなる一対の導電
性被覆部材106及び108で構成されるケース
に収納され、被覆部材108は絶縁部材100の
多数のリード導出溝104をそれぞれ露呈させる
ための多数の切欠部110を有している。 A large number of leads 96 of an integrated circuit element 92 and a large number of leads 98 of an integrated circuit element 94 are connected to an insulating member 10 for a spacer, as shown in FIGS. 10 and 11.
It is inserted into the corresponding horizontal hole 102 of No. 0 and led out to a groove 104 connected to each horizontal hole 102. Additionally, integrated circuit elements 92 and 94
The insulating member 100 is housed in a case consisting of a pair of conductive covering members 106 and 108 made of metal, and the covering member 108 has a number of cutouts for exposing the lead lead-out grooves 104 of the insulating member 100, respectively. It has 110.
集積回路素子92のアース用リード112及び
集積回路素子94のアース用リード114はいず
れも半田等により被覆部材108の内面に電気的
に接続されている。 The grounding lead 112 of the integrated circuit element 92 and the grounding lead 114 of the integrated circuit element 94 are both electrically connected to the inner surface of the covering member 108 by solder or the like.
図示しないコネクタ装置は、一例として、溝1
04を形成した部分Aを受入れる受入口をそな
え、この受入口内に、溝104を介してリード9
6及び98と接触する接続ピンを配置した構成に
することができる。 As an example, the connector device (not shown) includes groove 1.
04 is formed, and a lead 9 is inserted into the receiving port through a groove 104.
6 and 98 may be arranged.
上記構成のメモリ装置90は、前述の二実施例
のメモリ装置と同様の集積回路破壊防止効果を有
するもので、ノート、フアイル等に設けたポケツ
ト部に入れておくか、ケースに設けた取付手段に
よりノート、フアイル等に取付けておき、使用時
にはノート、フアイル等から取出し又は取外して
楽器、語学練習器等の利用装置に挿入して使うこ
とができる。 The memory device 90 having the above configuration has the same effect of preventing damage to an integrated circuit as the memory devices of the two embodiments described above, and can be stored in a pocket provided in a notebook, file, etc., or by attaching means provided in a case. Therefore, it can be attached to a notebook, file, etc., and when used, it can be taken out or removed from the notebook, file, etc., and inserted into a device to be used, such as a musical instrument or language practice device.
以上のように、この考案によれば、記憶用集積
回路素子をそのアース用接続端子に接続された導
電性の被覆部材で覆うようにしたので、静電気等
による集積回路破壊が効果的に防止され、取扱い
に便利で接続作業がやりやすいメモリ装置が実現
されるものである。 As described above, according to this invention, since the storage integrated circuit element is covered with a conductive covering member connected to its ground connection terminal, damage to the integrated circuit due to static electricity, etc. can be effectively prevented. , a memory device that is convenient to handle and easy to connect is realized.
第1図は、この考案の一実施例によるメモリ装
置をそなえた楽譜シートを示す正面図、第2図
は、第1図のメモリ装置及びこれと結合されるコ
ネクタ装置の断面図、第3図は、この考案の他の
実施例によるメモリ装置をそなえたフアイルの開
いた状態を示す正面図、第4図は、第3図のフア
イルの閉じた状態を示す斜視図、第5図は、第3
図のメモリ装置を拡大して示す上面図、第6図
は、第5図の−線に沿う断面図、第7図は、
第5図の−線に沿う断面図、第8図は、この
考案の更に他の実施例によるメモリ装置を示す上
面図、第9図は、第8図のメモリ装置の側面図、
第10図は、第8図のX−X線に沿う断面図、第
11図は、第8図のXI−XI線に沿う断面図であ
る。
14,56,90……メモリ装置、22,6
8,70,92,94……記憶用集積回路素子、
34,74,106,108……導電性被覆部
材。
FIG. 1 is a front view showing a musical score sheet equipped with a memory device according to an embodiment of the invention, FIG. 2 is a sectional view of the memory device of FIG. 1 and a connector device coupled thereto, and FIG. 4 is a front view showing an open state of the file including a memory device according to another embodiment of the invention, FIG. 4 is a perspective view showing the file of FIG. 3 in a closed state, and FIG. 3
6 is a sectional view taken along the line - in FIG. 5, and FIG. 7 is an enlarged top view of the memory device shown in FIG.
5 is a cross-sectional view taken along the - line in FIG. 5; FIG. 8 is a top view showing a memory device according to another embodiment of the invention; FIG. 9 is a side view of the memory device in FIG. 8;
10 is a sectional view taken along the line XX in FIG. 8, and FIG. 11 is a sectional view taken along the line XI-XI in FIG. 8. 14,56,90...Memory device, 22,6
8, 70, 92, 94...Storage integrated circuit element,
34, 74, 106, 108...Electroconductive covering member.
Claims (1)
する記憶用集積回路素子と、前記複数の接続端子
の各一部が露呈されるようにして前記記憶用集積
回路素子を覆う導電性の被覆部材とをそなえ、前
記アース用接続端子を前記被覆部材に電気的に接
続したことを特徴とするメモリ装置。 a storage integrated circuit element having a ground connection terminal and a plurality of other connection terminals; and a conductive covering member that covers the storage integrated circuit element so that a portion of each of the plurality of connection terminals is exposed. What is claimed is: 1. A memory device characterized in that the grounding connection terminal is electrically connected to the covering member.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2682683U JPS59135597U (en) | 1983-02-24 | 1983-02-24 | memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2682683U JPS59135597U (en) | 1983-02-24 | 1983-02-24 | memory device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59135597U JPS59135597U (en) | 1984-09-10 |
JPS634316Y2 true JPS634316Y2 (en) | 1988-02-03 |
Family
ID=30157731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2682683U Granted JPS59135597U (en) | 1983-02-24 | 1983-02-24 | memory device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59135597U (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS542834A (en) * | 1977-05-27 | 1979-01-10 | Atari Inc | Cartridge for television game |
JPS5740280B2 (en) * | 1978-09-14 | 1982-08-26 | ||
JPS57188849A (en) * | 1981-04-30 | 1982-11-19 | Cii | Device for protecting electronic circuit against static charge |
JPS5953468B2 (en) * | 1980-07-02 | 1984-12-25 | 株式会社日立製作所 | Condensate purification method and equipment |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5819639Y2 (en) * | 1978-10-02 | 1983-04-22 | 富士通株式会社 | memory card |
JPS6010282Y2 (en) * | 1980-08-19 | 1985-04-09 | 松下電器産業株式会社 | connector device |
JPS5953468U (en) * | 1982-09-30 | 1984-04-07 | ソニー株式会社 | data card |
-
1983
- 1983-02-24 JP JP2682683U patent/JPS59135597U/en active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS542834A (en) * | 1977-05-27 | 1979-01-10 | Atari Inc | Cartridge for television game |
JPS5740280B2 (en) * | 1978-09-14 | 1982-08-26 | ||
JPS5953468B2 (en) * | 1980-07-02 | 1984-12-25 | 株式会社日立製作所 | Condensate purification method and equipment |
JPS57188849A (en) * | 1981-04-30 | 1982-11-19 | Cii | Device for protecting electronic circuit against static charge |
Also Published As
Publication number | Publication date |
---|---|
JPS59135597U (en) | 1984-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4997377A (en) | Adaptor for computers | |
JPH075963A (en) | Insertion device for adjustment of network | |
US7319338B2 (en) | Chip tester for testing validity of a chipset | |
JPH0611456Y2 (en) | Connection terminal structure of electronic equipment | |
US6902435B1 (en) | Electrical connector adapted for use with different electronic cards | |
JPS634316Y2 (en) | ||
JPS6245359Y2 (en) | ||
JPH0310676Y2 (en) | ||
JPH0211182Y2 (en) | ||
JP3232225B2 (en) | Information card, back connector and card blank therefor | |
JPS636753Y2 (en) | ||
JPS6010282Y2 (en) | connector device | |
JPH0541029Y2 (en) | ||
JPS5970262U (en) | IC card | |
JPS609998Y2 (en) | Program cassette mounting structure | |
JPS626699Y2 (en) | ||
JPS63191584U (en) | ||
JPS5990155U (en) | Touch switch for small electronic devices | |
JPS637999Y2 (en) | ||
JPH0216560Y2 (en) | ||
JPH03125268U (en) | ||
JPS58164190U (en) | connector | |
JPS5949976U (en) | Semiconductor test board | |
JPS5929703U (en) | Connector contact gap checker | |
JPS5993082U (en) | Connectors for electronic equipment |