JPS6342901B2 - - Google Patents

Description

【発明の詳細な説明】[Detailed description of the invention]

本発明は、フアクシミリ等において採用される
白と黒の２値化記録方式に係り、殊に中間調を含
むアナログ画信号をパルス密度信号に変換して擬
似的に中間調を再現する方式に関する。 一般に、フアクシミリ等における記録画像は、
きわめて微細な無数の画素が集合して形成された
ものであり、個々の画素に注目した場合、大別し
て、一個の画素自体が中間調情報により変化する
もの（例えば画素の大きさや濃度が変化するも
の）と、画素そのものは白と黒の２値しかないも
のとに分けられる。 それらは、記録方式によつて決定されるが、前
者の記録方式は中間調の再現は容易であるが、高
価な記録装置となり、逆に後者の記録方式は、中
間調の再現が困難である変わりに、安価である。 従来より、後者の記録方式を用いて擬似的に中
間調を再現する技術がある。それらの技術の代表
例を次に示す。 まず、アナログ画信号を一定の時間間隔でサン
プリングし、その中間調に対応するパルス密度信
号を割り当てるものである。 しかし、この従来の技術を使用する場合、サン
プリング間隔を十分に長くしなければ、十分な中
間調が得られず、逆にサンプリング間隔を長くす
ると解消度が劣化する欠点があつた。 これに対して、出願人においてすでに特願昭53
−13237（特開昭54−105912・特公昭62−53986）
の発明がなされている。これは２値信号のみで記
録を行うフアクシミリにおけるインクジエツト、
感熱、静電記録技術であつて、特に中間調を含む
アナログ画信号をｎビツトのデイジタル階調信号
に変換し、もとの中間調の差異をパルス密度の差
異として記録する方法である。 第３図は前記発明による中間調再現回路の概略
ブロツク図を示すものであり、第４図は第３図に
おける要部信号波形図を示すものである。 Ａ／Ｄ変換回路１に入力したアナログ信号ａは
ｎビツトのデイジタル階調信号の形で記憶回路２
へ供給される。記憶回路２はこのデイジタル階調
信号を一旦保持し基準クロツク信号ｂに同期させ
てから比較回路３へ出力する。比較回路３ではｎ
ビツトのデイジタル階調信号と基準クロツク信号
ｂによりカウントアツプする計数回路４のｎビツ
トの出力とを比較し、双方が一致するか前者が小
さい時点でパルス１個分の信号ｃが出力されアン
ドゲート５を経てパルス密度信号ｄとして記録駆
動回路６に入力する。同時に、信号ｃにより計数
回路４がクリアされる。尚、信号ｅは入力アナロ
グ信号ａが全白のとき“１”それ以外のとき“0'
であり、“０”の場合にはアンドゲート５を開く
一方、“１”の場合にはアンドゲート５を閉じる
とともに計数回路４を“０”にプリセツトする。 以上の動作が連続的に繰り返されることにより
順次出力されるパルス密度信号ｄに基づいて記録
が行われる。記録濃度は信号ｃのパルス密度に依
存しており、濃度の濃い記録が必要な場合にはこ
のパルス密度は高く（信号ｃの周期が短い）、逆
に薄い場合にはパルス密度は低く（信号ｃの周期
が長い）なつているものである。 ところが、上述中間再現回路では、Ａ／Ｄ変換
回路１のデイジタル階調信号はアナログ画信号ａ
の階調に対応して線形的に変化するが、インクジ
エツト記録のように液体粒子でジエツト記録する
ものは記録紙に付着した時点でにじみを生じ、隣
接する階調は相互に判別し難く、実際には９階調
の記録信号で記録ヘツドを制御しているにもかか
わらず、５階調程度の記録しかできず再現性が十
分とは言えなかつた。 本発明はこのような問題を解決するために為さ
れたものであつて、階調再現性のよいフアクシミ
リ等における中間調再現回路を提供することを目
的とする。 以下、本発明の一実施例を図面にもとづいて説
明する。第１図は本発明の一実施例による中間調
再現回路の概略ブロツク図であり、１はＡ／Ｄ変
換回路、２は記憶回路、３は比較回路、４は計数
回路、５はアンドゲート、６は記録駆動回路、
７，８は信号入力端子、９はインバータ、１０は
記憶回路２から出力されるｎビツトのデジタル画
信号をアドレスとして入力しｍビツトの記憶内容
を出力するビツトパターン変換回路である。 以上のように構成された中間調再現回路の動作
を第２図の要部信号波形図を用いて以下具体的に
説明する。 以下の説明はｎ＝３として９階調のパルス密度
変換による記録パルス信号を得るものとして説明
する。入力端子７から入力されるアナログ画信号
ａは４ビツトのＡ／Ｄ変換回路１によつて黒情報
を含む３ビツトのデイジタル信号と白情報のみの
１ビツトのデイジタル信号ｅに変換される。つま
り、黒と中間調とからなる８階調と白のみの１階
調の計９階調情報を出力する。したがつて、Ａ／
Ｄ変換回路１では入力アナログ画信号ａがどの階
調レベルにあるのかを検知し、デイジタル信号に
変換することになる。ここで、入力端子８から入
力される基準クロツク信号ｂの周期は、アナログ
画信号ａがパルス密度信号ｃに変換される単位周
期に相当する周期である。 そして、Ａ／Ｄ変換された４ビツトのデイジタ
ル階調信号は、基準クロツク信号ｂと同期させる
ため４ビツトの記憶回路２に一旦記憶される。記
憶された黒情報を含む３ビツトのデイジタル階調
信号は、ビツトパターン変換回路１０に入力され
る。このビツトパターン変換回路１０はROM等
で構成される。ビツトパターン変換回路１０はｎ
ビツト、すなわちここでは前記３ビツトのデイジ
タル画信号を番地として入力すると、各番地に対
応してｍビツト、すなわちここでは５ビツトの記
憶内容を出力する。この記憶内容は第１表に示す
ようなパターンであり、アナログ画信号ａの全黒
は階調のB₁を示し、濃度が低くなるに従い階調
のB₁、B₂……B₈と変化する。また、全白は全黒
と同じ階調のB₉で示しているが、後述するよう
に記憶回路２の信号ｅによつて全白と全黒の区別
がなされる。例えば、ビツトパターン変換回路１
０は入力が階調B₄（“３”）の時には、“11”アド
レスとして“110”（“６”）を出力し、階調B₈
（“７”）の時には“111”をアドレスとして
“10100”（“20”）を出力する。同図のように階調
に対応する入力レベルに対して出力値が“２”，
“４”……“20”と非線形に増加するようにして
あるのは、インクジエツト記録のような記録紙上
のにじみを考慮し、記録濃度をこれに対応させる
ためである。 The present invention relates to a black and white binary recording system employed in facsimiles and the like, and more particularly to a system for converting an analog image signal including halftones into a pulse density signal to reproduce halftones in a pseudo manner. Generally, recorded images in facsimile etc.
It is formed by a collection of countless extremely fine pixels, and when we focus on individual pixels, it can be roughly divided into those that change depending on halftone information (for example, the size and density of the pixel change). There are two types of pixels: pixels that have only two values, white and black. These are determined by the recording method, but the former recording method easily reproduces halftones but requires expensive recording equipment, while the latter method has difficulty reproducing halftones. On the contrary, it is cheap. Conventionally, there is a technique for reproducing halftones in a pseudo manner using the latter recording method. Representative examples of these technologies are shown below. First, an analog image signal is sampled at regular time intervals, and a pulse density signal corresponding to the intermediate tone is assigned. However, when using this conventional technique, sufficient halftones cannot be obtained unless the sampling interval is made sufficiently long, and conversely, when the sampling interval is made long, the degree of resolution deteriorates. On the other hand, the applicant has already filed a patent application in 1973.
−13237 (Japanese Patent Publication No. 54-105912 / Publication No. 1983-53986)
inventions have been made. This is an inkjet in a facsimile machine that records only with binary signals.
It is a heat-sensitive and electrostatic recording technique, in particular, a method in which an analog image signal including halftones is converted into an n-bit digital gradation signal, and the difference in the original halftone is recorded as a difference in pulse density. FIG. 3 shows a schematic block diagram of the halftone reproduction circuit according to the invention, and FIG. 4 shows a signal waveform diagram of the main part in FIG. The analog signal a input to the A/D conversion circuit 1 is stored in the storage circuit 2 in the form of an n-bit digital gradation signal.
supplied to The storage circuit 2 temporarily holds this digital gradation signal, synchronizes it with the reference clock signal b, and then outputs it to the comparison circuit 3. In comparison circuit 3, n
The bit digital gradation signal and the n-bit output of the counting circuit 4 which is counted up by the reference clock signal b are compared, and when both match or the former is small, a signal c corresponding to one pulse is output and the AND gate is activated. 5 and is input to the recording drive circuit 6 as a pulse density signal d. At the same time, the counter circuit 4 is cleared by the signal c. Note that the signal e is “1” when the input analog signal a is completely white, and “0” otherwise.
When it is "0", the AND gate 5 is opened, and when it is "1", the AND gate 5 is closed and the counting circuit 4 is preset to "0". By continuously repeating the above operations, recording is performed based on the pulse density signal d that is sequentially output. The recording density depends on the pulse density of the signal c. When high-density recording is required, this pulse density is high (the period of the signal c is short), and conversely, when it is thin, the pulse density is low (the period of the signal c is short). The period of c is long). However, in the above-mentioned intermediate reproduction circuit, the digital gradation signal of the A/D conversion circuit 1 is the analog image signal a.
However, when jet recording is performed using liquid particles such as inkjet recording, smearing occurs when the liquid particles adhere to the recording paper, and adjacent tones are difficult to distinguish from each other. Although the recording head was controlled by a recording signal of 9 gradations, it was possible to record only about 5 gradations, and the reproducibility could not be said to be sufficient. The present invention has been made to solve such problems, and an object of the present invention is to provide a halftone reproduction circuit for facsimiles and the like with good tone reproducibility. Hereinafter, one embodiment of the present invention will be described based on the drawings. FIG. 1 is a schematic block diagram of a halftone reproduction circuit according to an embodiment of the present invention, in which 1 is an A/D conversion circuit, 2 is a storage circuit, 3 is a comparison circuit, 4 is a counting circuit, 5 is an AND gate, 6 is a recording drive circuit;
7 and 8 are signal input terminals, 9 is an inverter, and 10 is a bit pattern conversion circuit which inputs the n-bit digital image signal outputted from the storage circuit 2 as an address and outputs m-bit stored contents. The operation of the halftone reproduction circuit configured as described above will be specifically explained below using the main signal waveform diagram of FIG. 2. The following description will be made on the assumption that n=3 and a recording pulse signal is obtained by pulse density conversion of nine gradations. An analog picture signal a input from an input terminal 7 is converted by a 4-bit A/D conversion circuit 1 into a 3-bit digital signal containing black information and a 1-bit digital signal e containing only white information. In other words, a total of nine gradation information is output: eight gradations consisting of black and intermediate tones, and one gradation consisting only of white. Therefore, A/
The D conversion circuit 1 detects the gradation level of the input analog image signal a and converts it into a digital signal. Here, the period of the reference clock signal b inputted from the input terminal 8 is a period corresponding to the unit period in which the analog image signal a is converted into the pulse density signal c. The A/D converted 4-bit digital gradation signal is temporarily stored in a 4-bit storage circuit 2 in order to be synchronized with the reference clock signal b. The stored 3-bit digital gradation signal containing the black information is input to the bit pattern conversion circuit 10. This bit pattern conversion circuit 10 is composed of a ROM or the like. The bit pattern conversion circuit 10 is n
When a digital image signal of bits, ie, 3 bits in this case, is input as an address, the stored contents of m bits, ie, 5 bits in this case, are output corresponding to each address. This memory content is a pattern as shown in Table 1, where all black in the analog image signal a indicates gradation B ₁ , and as the density decreases, the gradation changes to B ₁ , B ₂ ... B ₈ . do. Furthermore, although all white is shown in the same gradation _B9 as all black, the distinction between all white and all black is made by the signal e of the memory circuit 2, as will be described later. For example, bit pattern conversion circuit 1
0 outputs "110"("6") as the "11" address when the input is gradation B ₄ ("3"), and gradation B ₈
(“7”), it outputs “10100” (“20”) with “111” as the address. As shown in the figure, the output value is “2” for the input level corresponding to the gradation,
The reason why the density is set to increase non-linearly from "4" to "20" is to take into account bleeding on recording paper such as in inkjet recording, and to adjust the recording density accordingly.

【表】 そして、ビツトパターン変換された３ビツトの
出力信号は、５ビツトの比較回路３に入力され
る。 比較回路３では基準クロツク信号ｂを入力とす
る５ビツトの計数回路４の出力信号と、逐次大小
比較される。ビツトパターン変換回路１０の出力
信号が計数回路４の出力信号よりも小さいか、ま
たは等しいときに、比較回路３から基準クロツク
信号ｂの２倍の周期を有する１個のパルス信号ｆ
が出力され、計数回路４のクリア端子に入力す
る。これによつて計数回路４は今までの計数値を
クリア、すなわち“０”として再び基準クロツク
信号ｂの計数を開始する。同時に、信号ｆは、黒
情報（黒＋中間調）のときに開いているアンドゲ
ート５を通り、記録駆動回路９へパルス密度信号
ｇとして入力される。また、デイジタル階調信号
が全白を示す時には記憶回路２の信号ｅは“１”
となり計数回路４のそれまでの計数個をプリセツ
トするが、ここで計数回路４にはプリセツト値と
して予め、“０”データが設定されており、信号
ｅの“１”を入力するとプリセツト値“０”を入
力してそのまま出力するものである。従つて、比
較回路３においてはビツトパターン変換回路１０
の記憶内容“０”と計数値“０”を比較すること
になり、その結果、信号ｆを発生するがその間ア
ンドゲート５は閉じているのでパルス密度信号ｇ
として記録駆動回路６に入力されない。なお、前
記クリア端子とプリセツト端子を入れ替えても計
数回路４は同様な動作を行う。 このようなビツトパターン変換方法を用いた階
調信号は第４図に示すようなものとなる。つま
り、各階調の差を明確に表わしており、したがつ
て、従来と同じ階調であるにもかかわらず、見か
け上の階調範囲が広がつたことになる。 以上のように本発明は、記録手段の記録濃度特
性に合うようにパルス密度をビツトパターン変換
しているので、記録画の見かけ上の中間調の再現
性が著しく向上する。[Table] Then, the 3-bit output signal whose bit pattern has been converted is input to a 5-bit comparator circuit 3. The comparison circuit 3 successively compares the output signal with the output signal of the 5-bit counting circuit 4 which receives the reference clock signal b. When the output signal of the bit pattern conversion circuit 10 is smaller than or equal to the output signal of the counting circuit 4, one pulse signal f having twice the period of the reference clock signal b is output from the comparator circuit 3.
is output and input to the clear terminal of the counting circuit 4. As a result, the counting circuit 4 clears the count value up to now, that is, sets it to "0" and starts counting the reference clock signal b again. At the same time, the signal f passes through the AND gate 5, which is open for black information (black+halftone), and is input to the recording drive circuit 9 as a pulse density signal g. Furthermore, when the digital gradation signal indicates complete white, the signal e of the memory circuit 2 is "1".
Then, the count of the counting circuit 4 up to that point is preset, but the counting circuit 4 is preset with "0" data as a preset value, and when "1" of the signal e is input, the preset value "0" is set. ” is input and output as is. Therefore, in the comparison circuit 3, the bit pattern conversion circuit 10
The stored content "0" and the count value "0" are compared, and as a result, a signal f is generated, but since the AND gate 5 is closed during that time, the pulse density signal g
As such, it is not input to the recording drive circuit 6. Note that even if the clear terminal and preset terminal are exchanged, the counting circuit 4 operates in the same manner. A gradation signal obtained by using such a bit pattern conversion method is as shown in FIG. In other words, the difference between each gradation is clearly expressed, and the apparent gradation range has been expanded even though the gradation is the same as before. As described above, in the present invention, since the pulse density is converted into a bit pattern to match the recording density characteristics of the recording means, the reproducibility of the apparent halftones of the recorded image is significantly improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例によるフアクシミリ
等における中間調再現回路のブロツク図、第２図
は同回路の要部信号波形図、第３図は従来の中間
調再現回路のブロツク図、第４図は同回路の要部
信号波形図である。 １……Ａ／Ｄ変換回路、２……記憶回路、３…
…比較回路、４……計数回路、５……アンドゲー
ト、６……記録駆動回路、７……画信号入力端
子、８……基準クロツク信号入力端子、９……イ
ンバータ、１０……ビツトパターン変換回路。 FIG. 1 is a block diagram of a halftone reproduction circuit in a facsimile machine or the like according to an embodiment of the present invention, FIG. 2 is a signal waveform diagram of the main part of the same circuit, and FIG. 3 is a block diagram of a conventional halftone reproduction circuit. Figure 4 is a signal waveform diagram of the main parts of the same circuit. 1...A/D conversion circuit, 2...memory circuit, 3...
... Comparison circuit, 4 ... Counting circuit, 5 ... AND gate, 6 ... Recording drive circuit, 7 ... Image signal input terminal, 8 ... Reference clock signal input terminal, 9 ... Inverter, 10 ... Bit pattern conversion circuit.

Claims (1)

【特許請求の範囲】[Claims] １ 中間調を含むアナログ画信号を黒情報を含む
ｎビツトのデイジタル信号と白情報のみの１ビツ
トのデイジタル信号とに変換する手段と、このｎ
＋１ビツトのデイジタル信号を基準クロツク信号
と同期化させる同期化手段と、黒情報を含むｎビ
ツトの同期化デイジタル信号を記録手段の記録濃
度特性に合つたｍビツトのビツトパタン変換手段
と、前記白情報を示す１ビツトのデイジタル信号
によつてクリアまたはリセツトされると共に前記
クロツクパルス信号を計数する計数手段と、ビツ
トパタン変換手段の出力と前記計数手段の出力と
を比較し、前記計数回路の出力の方が小さくない
ときに、記録信号を出力すると共に、その記録信
号を前記計数手段のクリアまたはリセツト端子に
入力する比較手段と、前記白情報を示す１ビツト
のデイジタル信号によつて前記記録信号の通過を
禁止するゲート手段とを具備したフアクシミリ等
における中間調再現回路。1. A means for converting an analog picture signal containing halftones into an n-bit digital signal containing black information and a 1-bit digital signal containing only white information;
a synchronizing means for synchronizing the +1-bit digital signal with a reference clock signal; an m-bit bit pattern converting means for converting the n-bit synchronized digital signal containing black information into a recording density characteristic of the recording means; and the white information. The output of the bit pattern converting means is compared with the output of the counting means, which is cleared or reset by a 1-bit digital signal indicating the clock pulse signal, and the output of the bit pattern conversion means is compared, and it is determined that the output of the counting circuit is higher. Comparing means outputs a recording signal when the white information is not small and inputs the recording signal to a clear or reset terminal of the counting means, and a 1-bit digital signal indicating the white information detects passage of the recording signal. A halftone reproduction circuit in a facsimile machine, etc., which is equipped with a gate means for inhibiting.