JPS6253986B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、フアクシミリ等において採用される
白と黒の２値化記録方式に係り、殊に中間調を含
むアナログ画信号をパルス密度信号に変換して擬
似的に中間調を再現する方式に関する。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a black and white binary recording system employed in facsimile machines, etc., and in particular to converting an analog image signal including halftones into a pulse density signal. This invention relates to a method for reproducing halftones in a pseudo manner.

従来例の構成とその問題点 一般に、フアクシミリ等における記録画像は、
きわめて微細な無数の画素が集合して形成された
ものであり、個々の画素に注目した場合、大別し
て、一個の画素自体が中間調情報により変化する
もの（例えば画素の大きさや濃度が変化するも
の）と、画素そのものは白と黒の２値しかないも
のとに分けられる。Conventional configuration and its problems In general, recorded images in facsimile etc.
It is formed by a collection of countless extremely fine pixels, and when we focus on individual pixels, it can be roughly divided into those that change depending on halftone information (for example, the size and density of the pixel change). There are two types of pixels: pixels that have only two values, white and black.

それらは、記録方式によつて決定されるが、前
者の記録方式は中間調の再現は容易であるが、高
価な記録装置となり、逆に後者の記録方式は、中
間調の再現が困難である変わりに、安価である。 These are determined by the recording method, but the former recording method easily reproduces halftones but requires expensive recording equipment, while the latter method has difficulty reproducing halftones. On the contrary, it is cheap.

従来より、後者の記録方式を用いて擬似的に中
間調を再現する技術がある。それらの技術の代表
例を次に示す。 Conventionally, there is a technique for reproducing halftones in a pseudo manner using the latter recording method. Representative examples of these technologies are shown below.

まず、アナログ画信号を一定の時間間隔でサン
プリングし、その中間調に対応するパルス密度信
号を割り当てるものである。 First, an analog image signal is sampled at regular time intervals, and a pulse density signal corresponding to the halftone is assigned.

しかし、この従来の技術を使用する場合、サン
プリング間隔を十分に長くしなければ、十分な中
間調が得られず、逆にサンプリング間隔を長くす
ると解像度が劣化する欠点があつた。 However, when using this conventional technique, sufficient halftones cannot be obtained unless the sampling interval is made sufficiently long, and conversely, when the sampling interval is made long, the resolution deteriorates.

発明の目的 本発明は、このような従来の欠点を改善するも
ので、白と黒の２値で記録を行う記録方式を採用
したフアクシミリ等において、解像度を劣化させ
ることなく、アナログ画信号を、逐次パルス密度
信号に変換することができる中間調再現方式を提
供することを目的とする。Purpose of the Invention The present invention aims to improve the above-mentioned drawbacks of the conventional technology, and is capable of converting analog image signals without deteriorating the resolution in facsimile machines and the like that employ a recording method that records in binary format (white and black). It is an object of the present invention to provide a halftone reproduction method that can be converted into a sequential pulse density signal.

発明の構成 本発明によるフアクシミリ等における中間調再
現方式によれば、中間調を含むアナログ信号を黒
の階調情報を示すと共に黒い方がその値が小さく
なるようなｎビツト（ｎは正の整数）のデイジタ
ル信号と、白情報のみの１ビツトのデイジタル信
号とに変換し、前記ｎビツトおよび１ビツトのデ
イジタル信号をクロツク信号と同期させ、前記ク
ロツク信号を計数手段によつて計数させ、前記同
期化デイジタル信号と前記計数手段の出力信号と
を比較手段によつて比較し、前記アナログ画信号
が黒の階調情報を示す場合には、前記計数手段の
出力の方が小さくないときにのみ、前記比較手段
から記録手段へ記録信号を入力すると共に前記計
数手段をクリアまたはプリセツトし、前記アナロ
グ画信号が白情報の場合は、前記１ビツトのデイ
ジタル信号を用いて前記計数手段をクリアまたは
プリセツトすると共に前記比較手段から前記記録
手段への記録信号の入力を禁止するものであり、
これにより解像度を劣化させることなく、アナロ
グ画信号を、逐次、パルス密度信号に変換するこ
とができる。Structure of the Invention According to the halftone reproduction method in facsimile and the like according to the present invention, an analog signal including halftones is converted into n bits (n is a positive integer) that indicates black gradation information and whose value is smaller for black. ) into a 1-bit digital signal containing only white information, the n-bit and 1-bit digital signals are synchronized with a clock signal, the clock signal is counted by a counting means, and the synchronization is performed. Compare the converted digital signal and the output signal of the counting means by the comparing means, and if the analog image signal indicates black gradation information, only when the output of the counting means is not smaller; Inputting a recording signal from the comparing means to the recording means and clearing or presetting the counting means, and when the analog image signal is white information, clearing or presetting the counting means using the 1-bit digital signal. and prohibits input of a recording signal from the comparing means to the recording means,
Thereby, the analog image signal can be converted into a pulse density signal one after another without deteriorating the resolution.

また前記クロツク信号に同期化した黒の階調情
報を示すｎビツトのデイジタル信号に一定の補正
値を加算することによつて、アナログ画信号に含
まれる中間調の階調レベルを一様にシフトさせる
ことにより、記録方式の記録濃度に応じて中間調
を作成することができる。 In addition, by adding a certain correction value to the n-bit digital signal indicating black gradation information synchronized with the clock signal, the gradation level of the halftone included in the analog image signal can be uniformly shifted. By doing so, it is possible to create halftones according to the recording density of the recording method.

実施例の説明 以下、本発明の実施例を図面に基づいて説明す
る。第１図は本発明によるフアクシミリ等におけ
る中間調再現方式の一実施例を示す中間調再現回
路のブロツクダイアグラムであり、第２図は第１
図に示す各ブロツクの入出力信号の波形図であ
る。DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments of the present invention will be described based on the drawings. FIG. 1 is a block diagram of a halftone reproduction circuit showing an embodiment of the halftone reproduction method for facsimile, etc. according to the present invention, and FIG.
3 is a waveform diagram of input and output signals of each block shown in the figure. FIG.

第１図において、１はアナログ画信号ｂをｎ＋
１ビツト（ただし、ｎは正の整数）のデイジタル
信号に変換するアナログ―デイジタル変換回路
（以下Ａ／Ｄ変換回路と略称する。）、２は入力す
るクロツク信号ａの立ち上がりで入力するデイジ
タル信号を記憶し、次のクロツク信号ａの立ち上
がりまで記憶した信号を出力するｎ＋１ビツトの
記憶回路であり、４はクロツク信号の立ち上がり
を計数し、クリアまたはプリセツト機能を有する
ｎビツトの計数回路であり、３は記憶回路２のｎ
ビツトの出力デイジタル信号と計数回路４のｎビ
ツトの出力デイジタル信号とを比較する比較回路
である。８はインバータ回路であり、５はアンド
回路である。６はアナログ画信号ｂの入力端子で
あり、７はクロツク信号ａの入力端子であり、９
は記録信号ｈの出力端子である。出力端子９はま
た、白と黒の２値の記録を行う図示しない記録手
段に接続されている。 In FIG. 1, 1 represents the analog image signal b as n+
An analog-to-digital conversion circuit (hereinafter referred to as A/D conversion circuit) converts the digital signal into a 1-bit (n is a positive integer) digital signal, and 2 converts the input digital signal at the rising edge of the input clock signal a. 4 is an n+1 bit memory circuit which stores the signal and outputs the stored signal until the next rising edge of the clock signal a; 4 is an n bit counting circuit which counts the rising edge of the clock signal and has a clear or preset function; is n of memory circuit 2
This is a comparator circuit that compares the n-bit output digital signal with the n-bit output digital signal of the counting circuit 4. 8 is an inverter circuit, and 5 is an AND circuit. 6 is an input terminal for analog image signal b, 7 is an input terminal for clock signal a, and 9
is an output terminal for the recording signal h. The output terminal 9 is also connected to recording means (not shown) that performs binary recording of white and black.

以上の構成を有する中間調再現回路の作動を、
第２図を用いて、以下に説明する。なお、説明の
便宜上、ｎ＝３として説明する。また、第２図に
おいて、符号ａ〜ｈおよびsc，sdは、それぞれ
第１図の各ブロツクの入出力信号を示している
が、scとsdはそれぞれ３ビツトのデイジタル信
号ｃ，ｄを十進法で表示したものであり、これも
説明の便宜上のものである。 The operation of the halftone reproduction circuit having the above configuration is as follows.
This will be explained below using FIG. Note that for convenience of explanation, the explanation will be made assuming that n=3. In addition, in FIG. 2, symbols a to h and sc and sd respectively indicate the input/output signals of each block in FIG. This is also for convenience of explanation.

まず、入力端子６から入力するアナログ画信号
ｂはＡ／Ｄ変換回路１によつて、随時、４ビツト
のデイジタル画信号に変換されて出力される。こ
の４ビツトのうち、３ビツトは黒の階調情報を示
し、残りの１ビツトは白情報を示すものである。
したがつて、８階調の黒情報と白情報の計９階調
が再現されることとなる。 First, an analog image signal b input from the input terminal 6 is converted into a 4-bit digital image signal by the A/D conversion circuit 1 as needed and output. Of these 4 bits, 3 bits indicate black gradation information and the remaining 1 bit indicates white information.
Therefore, a total of nine gradations, including eight gradations of black information and white information, are reproduced.

入力端子７から入力するクロツク信号ａは記憶
回路２と計数回路４に入力しているが、記憶回路
２はクロツク信号ａの立ち上がりで、Ａ／Ｄ変換
回路１の４ビツトの出力情報を記憶し、その記憶
内容を次のクロツク信号ａの立ち上がりまで出力
するものである。すなわち、記憶回路２は、、随
時変化するＡ／Ｄ変換回路１の出力をクロツク信
号ａに同期化することとなる。 The clock signal a input from the input terminal 7 is input to the memory circuit 2 and the counting circuit 4, and the memory circuit 2 stores the 4-bit output information of the A/D conversion circuit 1 at the rising edge of the clock signal a. , the stored contents are output until the next rising edge of clock signal a. That is, the memory circuit 2 synchronizes the output of the A/D conversion circuit 1, which changes from time to time, with the clock signal a.

したがつて、第２図に示すクロツク信号ａとア
ナログ画信号ｂがそれぞれ入力端子７と６から入
力すると記憶回路２の出力信号ｃとｅは第２図の
ようになる。第２図から明らかなように、アナロ
グ信号ｂが真黒のときも、白のときも、scは
“０”になるが、ｅは白のときのみに“１”とな
り、黒の階調情報のときには“０”となる。記憶
回路２の出力信号ｃは比較回路３に入力し、出力
信号ｅはインバータ回路８と計数回路４のリセツ
ト端子に入力している。 Therefore, when the clock signal a and the analog image signal b shown in FIG. 2 are inputted from the input terminals 7 and 6, respectively, the output signals c and e of the memory circuit 2 become as shown in FIG. As is clear from Fig. 2, sc is "0" both when analog signal b is pure black and when it is white, but e is "1" only when it is white, and black gradation information Sometimes it becomes "0". The output signal c of the memory circuit 2 is input to the comparator circuit 3, and the output signal e is input to the inverter circuit 8 and the reset terminal of the counting circuit 4.

一方、計数回路４は入力するクロツク信号ａの
立ち上がりを計数し、計数内容を出力するもので
あるが、自己のプリセツト端子に入力する信号ｅ
又は自己のクリア端子に入力する信号ｆが“１”
のときに、入力するクロツク信号ａが立ち上がる
と、出力する計数内容、すなわち、sdは“０”
となる。 On the other hand, the counting circuit 4 counts the rises of the input clock signal a and outputs the count contents, but the counting circuit 4 counts the rising edge of the input clock signal a and outputs the count contents.
Or the signal f input to its own clear terminal is “1”
At this time, when the input clock signal a rises, the output count content, that is, sd, becomes “0”.
becomes.

比較回路３は、記憶回路２の出力信号ｃと計数
回路４の出力信号ｄを比較し、出力信号ｄの方が
小さくないときにのみ、自己の出力信号ｆを
“１”とするものである。換言すれば、出力信号
ｃが出力信号ｄと等しいか、出力信号ｄよりも小
さいときに、出力信号ｆは“１”となる。出力信
号ｆが“１”となると、前述の通り、次のクロツ
ク信号ａの立ち上がりで、計数回路４の計数内容
は、“０”となり、再び“０”からクロツク信号
ａの計数を開始する。このとき、信号ｃ（＝sc）
の値が“０”の場合は、引き続き、比較回路３の
出力信号ｆは“１”となるが、“０”以外の場合
は出力信号ｆは“０”となる。 The comparison circuit 3 compares the output signal c of the memory circuit 2 and the output signal d of the counting circuit 4, and sets its own output signal f to "1" only when the output signal d is not smaller. . In other words, when the output signal c is equal to or smaller than the output signal d, the output signal f becomes "1". When the output signal f becomes "1", the count content of the counting circuit 4 becomes "0" at the next rising edge of the clock signal a, and the counting of the clock signal a starts from "0" again, as described above. At this time, signal c (=sc)
If the value of is "0", the output signal f of the comparator circuit 3 will continue to be "1", but if it is other than "0", the output signal f will be "0".

比較回路３の出力信号ｆはアンド回路５にも入
力している。アンド回路５のもう一方の入力端子
にはインバータ回路８の出力信号ｇが入力してい
る。アナログ画信号ｂが黒の階調情報を示してい
るときには、記憶回路２の出力信号ｅは“０”で
あり、そのため、インバータ回路８の出力信号ｇ
は“１”となり、アンド回路５は開状態となる。
したがつて、比較回路３の出力信号ｆはそのま
ま、記録信号ｈとなつて、出力端子９から図示し
ない記録手段に入力する。 The output signal f of the comparison circuit 3 is also input to the AND circuit 5. The output signal g of the inverter circuit 8 is input to the other input terminal of the AND circuit 5. When the analog image signal b indicates black gradation information, the output signal e of the memory circuit 2 is "0", and therefore the output signal g of the inverter circuit 8
becomes "1", and the AND circuit 5 becomes open.
Therefore, the output signal f of the comparator circuit 3 becomes the recording signal h as it is and is inputted from the output terminal 9 to recording means (not shown).

しかし、アナログ画信号ｂが白情報を示してい
るときには、記憶回路２の出力信号ｅは“１”と
なる。そのため、インバータ回路８の出力信号ｇ
は“０”となり、アンド回路５は閉状態となる。
したがつて、比較回路３の出力信号ｆは、アンド
回路５で止まつてしまうので、記録信号ｈは
“０”のままであるため、記録は行われない。 However, when the analog image signal b indicates white information, the output signal e of the memory circuit 2 becomes "1". Therefore, the output signal g of the inverter circuit 8
becomes "0", and the AND circuit 5 becomes closed.
Therefore, the output signal f of the comparison circuit 3 is stopped at the AND circuit 5, and the recording signal h remains at "0", so that no recording is performed.

第３図は、記録回路２の出力信号ｃとｅの値を
固定したときの、計数回路４の出力信号ｄの数値
と、記録信号ｈの波形図を示す９階調すべてのタ
イミングチヤートである。第３図の最上段は、ア
ナログ画信号ｂが真黒のときを示し、第３図の最
下段は、アナログ階画信号ｂが白のときを示して
いる。 FIG. 3 is a timing chart for all nine gradations showing the numerical value of the output signal d of the counting circuit 4 and the waveform diagram of the recording signal h when the values of the output signals c and e of the recording circuit 2 are fixed. . The top row of FIG. 3 shows when the analog image signal b is pure black, and the bottom row of FIG. 3 shows when the analog step signal b is white.

図より明らかなように、真黒に近づくほど、記
録信号ｈのパルス密度が高くなり、白に近づくほ
ど、記録信号ｈのパルス密度が小さくなつてい
る。 As is clear from the figure, the closer it gets to pure black, the higher the pulse density of the recording signal h becomes, and the closer it gets to white, the smaller the pulse density of the recording signal h becomes.

以上のように、本実施例によれば、中間調を含
むアナログ画信号を、その階調濃度に応じたパル
ス密度に変換することができる。したがつて、以
上のようにして得られる記録信号ｈを白と黒の２
値の記録方式の記録手段、例えば、インクジエツ
ト記録装置に入力すれば、見かけ上の中間調の再
現も行うことができる。 As described above, according to this embodiment, an analog image signal including halftones can be converted into a pulse density corresponding to the gradation density thereof. Therefore, the recording signal h obtained in the above manner is divided into white and black.
By inputting the data to a value recording type recording means, such as an inkjet recording device, it is possible to reproduce apparent halftones.

特に、本実施例では、アナログ画信号を随時、
Ａ／Ｄ変換し、その変換した値と、クロツク信号
の計数値とを、逐次比較するため、クロツク信号
の周波数を十分に大きいものにすれば、解像度を
劣化させることなく、パルス密度信号に変換する
ことができる。 In particular, in this embodiment, the analog image signal is
A/D conversion is performed, and the converted value and the count value of the clock signal are successively compared, so if the frequency of the clock signal is made sufficiently large, it can be converted to a pulse density signal without deteriorating the resolution. can do.

次に、第４図は本発明の他の実施例を示すブロ
ツクダイヤグラムであり、第１図に示したものに
ｍビツト（ただし、ｍはｍ＞ｎなる正の整数）の
加算回路２０を付加した場合を示している。１１
はｎ＋１ビツトのＡ／Ｄ変換回路、１２はｎ＋１
ビツトの記憶回路、１３はｍビツトの計数回路、
１４はｍビツトの比較回路、１６はアナログ画信
号の入力端子、１７は基準クロツク信号の入力端
子、１８はインバータ回路、１５はゲート回路、
１９はパルス密度信号の出力端子であり、これら
は第１図に示したものと同一の動作を行うもので
ある。この実施例によれば、ｍビツトの加算回路
２０を記憶回路１２の次段に設けて、入力端子２
１から、記憶回路１２の出力のうち黒の階調情報
を示すｎビツトのデイジタル信号に一定の補正値
を加算できる。すなわち、補正値を加算すること
により、アナログ画信号に含まれる中間調の階調
レベルを一様に対応するパルス密度を得ることが
できる。例えば、記録速度を多段的に切換えて使
用するフアクシミリ等において、上記補正値を適
切に選択して加算すれば、各種の記録モード（電
送モード）における中間調の再現において、記録
画の濃度補正を同時に行うことができる。すなわ
ち、各記録モードによる画素の大きさの変化に対
応して、見掛け上の中間調再現が最も適正に行な
われるように濃度を設定することができる。な
お、ｍの値は加算する補正値の大きさにより適宜
設定すれば良い。 Next, FIG. 4 is a block diagram showing another embodiment of the present invention, in which an m-bit (where m is a positive integer such that m>n) addition circuit 20 is added to the one shown in FIG. This shows the case where 11
is an n+1 bit A/D conversion circuit, and 12 is an n+1 bit A/D conversion circuit.
13 is an m-bit counting circuit;
14 is an m-bit comparison circuit, 16 is an analog image signal input terminal, 17 is a reference clock signal input terminal, 18 is an inverter circuit, 15 is a gate circuit,
19 is a pulse density signal output terminal, which performs the same operation as shown in FIG. According to this embodiment, the m-bit adder circuit 20 is provided at the next stage of the memory circuit 12, and the input terminal 2
1, a certain correction value can be added to the n-bit digital signal representing black gradation information among the outputs of the memory circuit 12. That is, by adding the correction values, it is possible to obtain a pulse density that uniformly corresponds to the gray level of the intermediate tone included in the analog image signal. For example, in a facsimile machine, etc., where the recording speed is switched in multiple steps, if the above correction values are appropriately selected and added, the density of the recorded image can be corrected when reproducing halftones in various recording modes (electronic transmission mode). Can be done at the same time. That is, the density can be set so that apparent halftone reproduction is most appropriately performed in response to changes in pixel size depending on each recording mode. Note that the value of m may be appropriately set depending on the magnitude of the correction value to be added.

発明の効果 以上のように、本発明によるフアクシミリ等に
おける中間調再現方式によれば、簡単な構成で解
像度を劣化させることなく、パルス密度の差異に
より中間調を再現できるので、画質を著しく向上
させることができる。Effects of the Invention As described above, according to the halftone reproduction method for facsimile, etc. according to the present invention, halftones can be reproduced by differences in pulse densities with a simple configuration without deteriorating resolution, thereby significantly improving image quality. be able to.

また、アナログ画信号に含まれる中間調の階調
レベルを一様にシフトさせ、これに対応するパル
ス密度を得ることによつて、各種の記録速度を用
いる中間調再現方式において、記録画像の濃度補
正を同時に行うことができる。 In addition, by uniformly shifting the gradation level of the halftone included in the analog image signal and obtaining the corresponding pulse density, it is possible to improve the density of the recorded image in halftone reproduction methods using various recording speeds. Corrections can be made simultaneously.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明によるフアクシミリ等における
中間調再現方式の一実施例を示す中間調再現回路
のブロツクダイヤグラム、第２図はその各ブロツ
クの入出力信号の波形図、第３図は各階調別記録
におけるパルス密度信号のタイミングチヤート、
第４図は本発明の他の実施例による中間調再現回
路のブロツクダイヤグラムである。 １……Ａ／Ｄ変換回路、２……記憶回路、３…
…比較回路、４……計数回路、２０……加算回
路。 Fig. 1 is a block diagram of a halftone reproduction circuit showing an embodiment of the halftone reproduction method in facsimile, etc. according to the present invention, Fig. 2 is a waveform diagram of input/output signals of each block, and Fig. 3 is a diagram for each gradation. Timing chart of pulse density signal in recording,
FIG. 4 is a block diagram of a halftone reproduction circuit according to another embodiment of the present invention. 1...A/D conversion circuit, 2...memory circuit, 3...
... Comparison circuit, 4 ... Counting circuit, 20 ... Addition circuit.

Claims (1)

【特許請求の範囲】 １ 中間調を含むアナログ信号を黒の階調情報を
示すと共に黒い方がその値が小さくなるようなｎ
ビツト（ｎは正の整数）のデイジタル信号と、白
情報のみの１ビツトのデイジタル信号とに変換
し、前記ｎビツトおよび１ビツトのデイジタル信
号をクロツク信号と同期させ、前記クロツク信号
を計数手段によつて計数させ、前記同期化デイジ
タル信号と前記計数手段の出力信号とを比較手段
によつて比較し、前記アナログ画信号が黒の階調
情報を示す場合には、前記計数手段の出力の方が
小さくないときにのみ、前記比較手段から記録手
段へ記録信号を入力すると共に前記計数手段をク
リアまたはプリセツトし、前記アナログ画信号が
白情報の場合は、前記１ビツトのデイジタル信号
を用いて前記計数手段をクリアまたはプリセツト
すると共に前記比較手段から前記記録手段への記
録信号の入力を禁止することを特徴とするフアク
シミリ等における中間調再現方式。 ２ クロツク信号に同期させた黒の階調情報を示
すｎビツトのデイジタル信号に一定の補正値を加
算することによつて、アナログ画信号に含まれる
中間調の階調レベルを一様にシフトさせることを
特徴とする特許請求の範囲第１項記載のフアクシ
ミリ等における中間調再現方式。[Claims] 1. An analog signal including intermediate tones that indicates black gradation information and has a value of n that is smaller for black.
Converts a digital signal of bits (n is a positive integer) into a 1-bit digital signal containing only white information, synchronizes the n-bit and 1-bit digital signals with a clock signal, and converts the clock signal into a counting means. The synchronized digital signal and the output signal of the counting means are compared by a comparison means, and if the analog image signal indicates black gradation information, the output signal of the counting means is compared with the output signal of the counting means. A recording signal is input from the comparing means to the recording means and the counting means is cleared or preset only when the analog image signal is not small. A halftone reproduction method in a facsimile machine, etc., characterized in that a counting means is cleared or preset and input of a recording signal from the comparing means to the recording means is prohibited. 2. By adding a certain correction value to the n-bit digital signal indicating black gradation information synchronized with the clock signal, the gradation level of the halftone included in the analog image signal is uniformly shifted. A halftone reproduction method in facsimile, etc. according to claim 1.