JPS6342593Y2 - - Google Patents
Info
- Publication number
- JPS6342593Y2 JPS6342593Y2 JP1981013321U JP1332181U JPS6342593Y2 JP S6342593 Y2 JPS6342593 Y2 JP S6342593Y2 JP 1981013321 U JP1981013321 U JP 1981013321U JP 1332181 U JP1332181 U JP 1332181U JP S6342593 Y2 JPS6342593 Y2 JP S6342593Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- output
- voltage
- transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 8
- 230000000903 blocking effect Effects 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は増幅回路に関し、特に大出力時におけ
る音声出力の波形歪を改善した増幅回路に関する
ものである。
る音声出力の波形歪を改善した増幅回路に関する
ものである。
従来の増幅回路の一例として、テレビジヨン受
信機で一般的に採用されている音声出力回路を第
1図に示す。
信機で一般的に採用されている音声出力回路を第
1図に示す。
この回路はSEPP(シングルエンデツド・ブツ
シユプル)回路であり、1は入力、2,17は直
流電源、12はスピーカである。2つの出力トラ
ンジスタ8,9はそれぞれのエミツタ・コレクタ
回路が互いに直列接続され、電源側出力トランジ
スタ9のコレクタは電源17に接続される。他
方、接地側の出力トランジスタ8のコレクタは接
地される。
シユプル)回路であり、1は入力、2,17は直
流電源、12はスピーカである。2つの出力トラ
ンジスタ8,9はそれぞれのエミツタ・コレクタ
回路が互いに直列接続され、電源側出力トランジ
スタ9のコレクタは電源17に接続される。他
方、接地側の出力トランジスタ8のコレクタは接
地される。
両トランジスタ(トランジスタ8のエミツタと
トランジスタ9のエミツタ)の接続点は、コンデ
ンサ10を介してトランス11の一次巻線に接続
され、前記トランス11の二次巻線にはスピーカ
12が接続される。
トランジスタ9のエミツタ)の接続点は、コンデ
ンサ10を介してトランス11の一次巻線に接続
され、前記トランス11の二次巻線にはスピーカ
12が接続される。
入力信号1は、まず入力トランジスタ7で増幅
される。そして、入力信号の負の半サイクルの間
は、電源側の出力トランジスタ9が導通するの
で、コンデンサ10を通して、トランス11の一
次巻線に電流が流れ、コンデンサ10が充電され
る。引きつづく入力信号1の正の半サイクルの間
は、接地側の出力トランジスタ8が導通し、さき
に充電されたコンデンサ10が放電される。
される。そして、入力信号の負の半サイクルの間
は、電源側の出力トランジスタ9が導通するの
で、コンデンサ10を通して、トランス11の一
次巻線に電流が流れ、コンデンサ10が充電され
る。引きつづく入力信号1の正の半サイクルの間
は、接地側の出力トランジスタ8が導通し、さき
に充電されたコンデンサ10が放電される。
このようにして、スピーカ12には、入力信号
1のプツシユプル増幅出力が供給される。この状
態を、第3図イの波形で示す。図において、e1は
両トランジスタ8,9の接続点の出力電圧、e2は
電源17の電圧である。
1のプツシユプル増幅出力が供給される。この状
態を、第3図イの波形で示す。図において、e1は
両トランジスタ8,9の接続点の出力電圧、e2は
電源17の電圧である。
よく知られているように、第1図のSEPP回路
では、両トランジスタ8,9の接続点の電圧−す
なわち、出力電圧e1が大きくなると、電源側の出
力トランジスタ9が飽和する。このために、出力
電圧e1は、第3図ロに示すように歪んでしまうと
いう欠点がある。
では、両トランジスタ8,9の接続点の電圧−す
なわち、出力電圧e1が大きくなると、電源側の出
力トランジスタ9が飽和する。このために、出力
電圧e1は、第3図ロに示すように歪んでしまうと
いう欠点がある。
これを改善するためには、電源17の電圧を高
くすることが考えられる。確かに、電源17の電
圧を高くしてe3にすると、第3図ハ,ニに示すよ
うに、出力信号が大きくなつても波形歪は生じ無
くなるが、電源側の出力トランジスタ9の消費電
力が小信号の時でも増大するという欠点があつ
た。
くすることが考えられる。確かに、電源17の電
圧を高くしてe3にすると、第3図ハ,ニに示すよ
うに、出力信号が大きくなつても波形歪は生じ無
くなるが、電源側の出力トランジスタ9の消費電
力が小信号の時でも増大するという欠点があつ
た。
本考案の目的は、上記した従来技術の欠点であ
る大出力時の歪を無くし、しかも小信号時におい
ても消費電力の増大をもたらさないような増幅回
路を提供するにある。
る大出力時の歪を無くし、しかも小信号時におい
ても消費電力の増大をもたらさないような増幅回
路を提供するにある。
前記の目的を達成するために、本考案において
は、出力の小さいときは低い電源電圧で動作し、
出力が大きくなつて電源側の出力トランジスタが
飽和に近づいたときは、電源側出力トランジスタ
に印加される電圧を高くして電源側出力トランジ
スタの飽和を阻止し、これによつて増幅器出力の
歪みを防止するようにしている。
は、出力の小さいときは低い電源電圧で動作し、
出力が大きくなつて電源側の出力トランジスタが
飽和に近づいたときは、電源側出力トランジスタ
に印加される電圧を高くして電源側出力トランジ
スタの飽和を阻止し、これによつて増幅器出力の
歪みを防止するようにしている。
以下に、図面を参照して本考案を詳細に説明す
る。第2図は本考案の一実施例の回路図であり、
第1図と同一の符号は同一または同等部分をあら
わしている。
る。第2図は本考案の一実施例の回路図であり、
第1図と同一の符号は同一または同等部分をあら
わしている。
図において25は第1直流電源(電圧e3)、2
4は第1直流電源25の電圧より低い第2直流電
源(電圧e2)、23は逆流阻止用ダイオード、2
2は電流検出用抵抗、18,19は電源切換用ト
ランジスタ、20,21は抵抗である。
4は第1直流電源25の電圧より低い第2直流電
源(電圧e2)、23は逆流阻止用ダイオード、2
2は電流検出用抵抗、18,19は電源切換用ト
ランジスタ、20,21は抵抗である。
次に、本実施例の動作を説明する。第1図に関
する前述の説明からも明らかなように、入力1が
小さくて出力が小さいときは、第2電源24から
ダイオード23を通して流れる電流が小さいの
で、電流検出用抵抗22の両端での電圧降下は小
さい。このため、トランジスタ19はオフ状態の
ままであり、トランジスタ18もオフ状態にな
る。
する前述の説明からも明らかなように、入力1が
小さくて出力が小さいときは、第2電源24から
ダイオード23を通して流れる電流が小さいの
で、電流検出用抵抗22の両端での電圧降下は小
さい。このため、トランジスタ19はオフ状態の
ままであり、トランジスタ18もオフ状態にな
る。
それ故に、この場合は、トランジスタ18,1
9は回路の動作に何ら寄与せず、電源側出力トラ
ンジスタ9のコレクタに、抵抗22およびダイオ
ード23を介して、第2直流電源24が単に接続
されているのと同様であり、従来回路と同様の動
作をする。
9は回路の動作に何ら寄与せず、電源側出力トラ
ンジスタ9のコレクタに、抵抗22およびダイオ
ード23を介して、第2直流電源24が単に接続
されているのと同様であり、従来回路と同様の動
作をする。
しかしながら、増幅出力が大きくなり、電源側
の出力トランジスタ9が飽和に近づくと、電流検
出用抵抗22に流れる電流が増してその両端の電
圧降下が大きくなる。これによつて、トランジス
タ19が導通し、これに伴なつてトランジスタ1
8も導通する。その結果、電源側出力トランジス
タ9のコレクタには、第2直流電源24の電圧e2
より高い第1直流電源25の電圧e3が加わるよう
になる。このとき、ダイオード23は逆バイアス
となつてカツトオフされる。
の出力トランジスタ9が飽和に近づくと、電流検
出用抵抗22に流れる電流が増してその両端の電
圧降下が大きくなる。これによつて、トランジス
タ19が導通し、これに伴なつてトランジスタ1
8も導通する。その結果、電源側出力トランジス
タ9のコレクタには、第2直流電源24の電圧e2
より高い第1直流電源25の電圧e3が加わるよう
になる。このとき、ダイオード23は逆バイアス
となつてカツトオフされる。
このようにして、トランジスタ9は飽和しなく
なり、出力電圧e1の波形歪みも生じなくなる。こ
の出力電圧e1およびトランジスタ9のコレクタ電
圧の電圧変化を、第3図ホ,ヘに、太線で示す。
同図ホは出力電圧e1が小さいときをあらわし、ヘ
は出力電圧e1が大きいときをあらわしている。
なり、出力電圧e1の波形歪みも生じなくなる。こ
の出力電圧e1およびトランジスタ9のコレクタ電
圧の電圧変化を、第3図ホ,ヘに、太線で示す。
同図ホは出力電圧e1が小さいときをあらわし、ヘ
は出力電圧e1が大きいときをあらわしている。
以上のように、本考案によれば、小出力時は従
来と同じ電源電圧で動作するが、大出力時に電源
側の出力トランジスタが飽和しそうになつたとき
は、スイツチングトランジスタが導通されて、電
源側の出力トランジスタに高い電源電圧が加わる
ようになる。このため、出力トランジスタが飽和
しなくなり、歪の少ない出力波形を得ることがで
きる。
来と同じ電源電圧で動作するが、大出力時に電源
側の出力トランジスタが飽和しそうになつたとき
は、スイツチングトランジスタが導通されて、電
源側の出力トランジスタに高い電源電圧が加わる
ようになる。このため、出力トランジスタが飽和
しなくなり、歪の少ない出力波形を得ることがで
きる。
又、従来回路で電源電圧を高くし、歪を少なく
した回路と比較すると、電源側出力トランジスタ
の消費電力が少なくてすむという効果がある。
した回路と比較すると、電源側出力トランジスタ
の消費電力が少なくてすむという効果がある。
また、本考案は増幅器の出力電流を検出するこ
とにより電源側の出力トランジスタが飽和に近ず
いたことを検出しているので、検出信号のレベル
が大きくなり、簡単な構成で確実にスイツチング
動作をさせて電源を切換えることができるという
効果がある。
とにより電源側の出力トランジスタが飽和に近ず
いたことを検出しているので、検出信号のレベル
が大きくなり、簡単な構成で確実にスイツチング
動作をさせて電源を切換えることができるという
効果がある。
なお、前記実施例におけるスイツチング用トラ
ンジスタ18,19の代りにFET等やその他の
スイツチング手段を用い、これらを、電流検出用
抵抗の電流が予定値を超えたときに閉成するよう
に構成しても、同様の作用効果が得られることは
明らかである。
ンジスタ18,19の代りにFET等やその他の
スイツチング手段を用い、これらを、電流検出用
抵抗の電流が予定値を超えたときに閉成するよう
に構成しても、同様の作用効果が得られることは
明らかである。
また、以上において、実施例として示した
SEPP回路のみならず、SRPP(シングル・レギユ
レーテツド・プツシユプル)回路等の他の増幅回
路にも、本考案が適用できることは、容易に理解
されるであろう。
SEPP回路のみならず、SRPP(シングル・レギユ
レーテツド・プツシユプル)回路等の他の増幅回
路にも、本考案が適用できることは、容易に理解
されるであろう。
第1図は従来のSEPP回路の一例を示す図、第
2図は本考案による一実施例の回路図、第3図の
イ,ロ,ハ,ニは従来のSEPP回路における出力
波形e1と電源側出力トランジスタのコレクタ電圧
との関係を示す図、第3図のホ,ヘは本考案の小
出力時および大出力時における出力電圧波形を示
す図である。 1……入力、8……接地側出力トランジスタ、
9……電源側出力トランジスタ、12……スピー
カ、18,19……トランジスタ、22……電流
検出用抵抗、23……逆流阻止用ダイオード、2
4……第2直流電源、25……第1直流電源。
2図は本考案による一実施例の回路図、第3図の
イ,ロ,ハ,ニは従来のSEPP回路における出力
波形e1と電源側出力トランジスタのコレクタ電圧
との関係を示す図、第3図のホ,ヘは本考案の小
出力時および大出力時における出力電圧波形を示
す図である。 1……入力、8……接地側出力トランジスタ、
9……電源側出力トランジスタ、12……スピー
カ、18,19……トランジスタ、22……電流
検出用抵抗、23……逆流阻止用ダイオード、2
4……第2直流電源、25……第1直流電源。
Claims (1)
- 【実用新案登録請求の範囲】 (1) それぞれのエミツタ・コレクタ回路が、互い
に直列に接続され、その接続点から出力が取出
され、かつそれぞれのベースがインピーダンス
手段を介して互いに接続されると共に、バイア
ス電源に接続された電源側および接地側の出力
トランジスタと、前記両出力トランジスタの一
方のベースに入力を供給する手段と、前記電源
側の出力トランジスタにその一端を接続された
電流検出用抵抗と、前記電流検出用抵抗の他端
にその一端を接続され、他端を第2電源に接続
された逆流阻止用ダイオードと、前記電流検出
用抵抗および逆流阻止用ダイオードの接続点
に、スイツチング手段を介して接続された第1
電源と、前記電流検出用抵抗を流れる電流が予
定値を超えたときに、前記スイツチング手段を
閉成する手段とを具備し、前記第1電源の電圧
が前記第2電源の電圧よりも高く選ばれたこと
を特徴とする増幅回路。 (2) スイツチング手段が半導体スイツチング素子
であることを特徴とする前記実用新案登録請求
の範囲第1項記載の増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1981013321U JPS6342593Y2 (ja) | 1981-02-03 | 1981-02-03 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1981013321U JPS6342593Y2 (ja) | 1981-02-03 | 1981-02-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57128222U JPS57128222U (ja) | 1982-08-10 |
JPS6342593Y2 true JPS6342593Y2 (ja) | 1988-11-08 |
Family
ID=29811407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1981013321U Expired JPS6342593Y2 (ja) | 1981-02-03 | 1981-02-03 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6342593Y2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5045550A (ja) * | 1973-08-25 | 1975-04-23 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5840645Y2 (ja) * | 1976-03-19 | 1983-09-13 | 山水電気株式会社 | 増幅器 |
-
1981
- 1981-02-03 JP JP1981013321U patent/JPS6342593Y2/ja not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5045550A (ja) * | 1973-08-25 | 1975-04-23 |
Also Published As
Publication number | Publication date |
---|---|
JPS57128222U (ja) | 1982-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4549147A (en) | Load impedance detector for audio power amplifiers | |
JPS644375B2 (ja) | ||
JPH0821819B2 (ja) | 増幅回路 | |
JPS6342593Y2 (ja) | ||
CA1130872A (en) | Pulse width modulated signal amplifier | |
US4546274A (en) | Non-linear integration circuit | |
JPS6019166B2 (ja) | プツシユプル電力増幅器 | |
JPS6119549Y2 (ja) | ||
JPS6119544Y2 (ja) | ||
JPS6119545Y2 (ja) | ||
JPH0348683B2 (ja) | ||
JPS6125244B2 (ja) | ||
JPS6223136Y2 (ja) | ||
JPH071871Y2 (ja) | 半導体集積回路 | |
JPH0210664Y2 (ja) | ||
JPH0513046Y2 (ja) | ||
JPH0332095Y2 (ja) | ||
JPH0241931Y2 (ja) | ||
JPH0520009Y2 (ja) | ||
JP2538239Y2 (ja) | 低周波増幅回路 | |
JPS6223133Y2 (ja) | ||
JPS6119546Y2 (ja) | ||
JPS6110333Y2 (ja) | ||
JPH036022Y2 (ja) | ||
JPH0533080Y2 (ja) |