JPS6339754U - - Google Patents
Info
- Publication number
- JPS6339754U JPS6339754U JP13113986U JP13113986U JPS6339754U JP S6339754 U JPS6339754 U JP S6339754U JP 13113986 U JP13113986 U JP 13113986U JP 13113986 U JP13113986 U JP 13113986U JP S6339754 U JPS6339754 U JP S6339754U
- Authority
- JP
- Japan
- Prior art keywords
- output
- enable signal
- memory
- data
- chip enable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Computer And Data Communications (AREA)
Description
第１図は本考案の一実施例の回路構成図、第２
図は要部の詳細回路図、第３図はタイムチヤート
である。 １……ＣＰＵ、２……メモリ、４……データバ
ス、５……アンドゲート、８……クロツクドイン
バータ、１１……データ入出力ライン。
図は要部の詳細回路図、第３図はタイムチヤート
である。 １……ＣＰＵ、２……メモリ、４……データバ
ス、５……アンドゲート、８……クロツクドイン
バータ、１１……データ入出力ライン。
Claims (1)
- 【実用新案登録請求の範囲】 データ読出し指令の出力下において、アウトイ
ネーブル信号が出力され、且つチツプイネーブル
信号が出力されるときデータの読出しが行われる
メモリと、 前記アウトイネーブル信号が出力されてから前
記チツプイネーブル信号が出力されるまでの間、
メモリのデータ入出力ライン上に特定信号を強制
的に与える手段と を有することを特徴とするメモリ接続回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13113986U JPS6339754U (ja) | 1986-08-29 | 1986-08-29 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13113986U JPS6339754U (ja) | 1986-08-29 | 1986-08-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6339754U true JPS6339754U (ja) | 1988-03-15 |
Family
ID=31029304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13113986U Pending JPS6339754U (ja) | 1986-08-29 | 1986-08-29 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6339754U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0673794U (ja) * | 1993-03-19 | 1994-10-18 | 星野楽器株式会社 | ドラムペダルのビータ調節構造 |
-
1986
- 1986-08-29 JP JP13113986U patent/JPS6339754U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0673794U (ja) * | 1993-03-19 | 1994-10-18 | 星野楽器株式会社 | ドラムペダルのビータ調節構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6339754U (ja) | ||
| JPS60123045U (ja) | リ−ド／ライトプロテクシヨン装置 | |
| JPS5851352U (ja) | アナログ入力コントロ−ラ | |
| JPH0328596U (ja) | ||
| JPS5999298U (ja) | ダイナミツクメモリのアクセスタイミング回路 | |
| JPS5920351U (ja) | マイクロコンピユ−タにおける加算回路 | |
| JPS582038U (ja) | パタ−ン発生用ｉｃ | |
| JPS58109898U (ja) | Ｐ−ｒｏｍライタ | |
| JPS61103750U (ja) | ||
| JPS59147236U (ja) | インタ−フエイス制御装置 | |
| JPS62100551U (ja) | ||
| JPH0350257U (ja) | ||
| JPS62195863U (ja) | ||
| JPS6071962U (ja) | 動作モ−ド設定装置 | |
| JPS6047059U (ja) | パソコン接続型電子デイスク装置 | |
| JPS62201532U (ja) | ||
| JPS60164258U (ja) | デ−タ転送制御装置 | |
| JPS60131056U (ja) | メモリ内蔵形ｌｓｉ | |
| JPH0191959U (ja) | ||
| JPH03123292U (ja) | ||
| JPS62134148U (ja) | ||
| JPS5851363U (ja) | マイクロコンピユ−タ用集積回路 | |
| JPH0455646U (ja) | ||
| JPS62112742U (ja) | ||
| JPS6327955U (ja) |