JPS6338143B2 - - Google Patents
Info
- Publication number
- JPS6338143B2 JPS6338143B2 JP56050837A JP5083781A JPS6338143B2 JP S6338143 B2 JPS6338143 B2 JP S6338143B2 JP 56050837 A JP56050837 A JP 56050837A JP 5083781 A JP5083781 A JP 5083781A JP S6338143 B2 JPS6338143 B2 JP S6338143B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- input
- signal
- circuit
- burst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 12
- 230000010363 phase shift Effects 0.000 claims description 5
- 230000001934 delay Effects 0.000 claims description 3
- 230000003111 delayed effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- 230000008929 regeneration Effects 0.000 description 3
- 238000011069 regeneration method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000001427 coherent effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2331—Demodulator circuits; Receiver circuits using non-coherent demodulation wherein the received signal is demodulated using one or more delayed versions of itself
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Radio Relay Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
本発明は、多重アクセス時分割多重通信方式
（TDMA方式）に関する。特に、プリアンブルワ
ード付バースト位相変調波を遅延検波する際に、
各バースト間の入力搬送周波数ずれに依る復調歪
を自動的に補償する回路に関するものである。
（TDMA方式）に関する。特に、プリアンブルワ
ード付バースト位相変調波を遅延検波する際に、
各バースト間の入力搬送周波数ずれに依る復調歪
を自動的に補償する回路に関するものである。
一つの基準局または親局と多数の地上局または
子局間との通信を行う衛星通信、あるいは多方向
多重通信システムでは、親局にて各子局間の信号
を時分割多重（TDM）して送信し、各子局はそ
の中から自局あての信号を取り出す。逆に各子局
は自局に割当られた時間幅の間に要求により親局
に情報をバースト状に送出することになる。各子
局の送信する搬送波周波数には当然ずれがあり、
親局では各子局が別個に送信する搬送周波数のず
れたバースト状信号を復調しなければならない。
子局間との通信を行う衛星通信、あるいは多方向
多重通信システムでは、親局にて各子局間の信号
を時分割多重（TDM）して送信し、各子局はそ
の中から自局あての信号を取り出す。逆に各子局
は自局に割当られた時間幅の間に要求により親局
に情報をバースト状に送出することになる。各子
局の送信する搬送波周波数には当然ずれがあり、
親局では各子局が別個に送信する搬送周波数のず
れたバースト状信号を復調しなければならない。
このような通信回線では位相変調（PSK）が
用いられることが多いが、これは搬送波に情報を
乗せる変調方式であるため、搬送周波数ずれは復
調信号の歪となつて現われ、復調器の誤り率特性
に重大な影響を与えることになる。これらの周波
数ずれを自動的に補償する復調方式として、受信
側で搬送波再生を行つて入力波との位相検出を行
い、その出力で位相同期発振器を働かせ、入力周
波数に自動的に追随させるように構成された位相
同期ループをもつ同期検波方式が知られている。
この方式ではバーストの入力位相条件が各バース
トにより異なるため、応答が直ちに追随できない
ことがあり、これを防止するために、信号のはじ
めに位相同期用のいわゆるプリアンブルワードが
付加される。プリアンブルワードは情報を含まな
いので伝送効率が劣化する。また入力プリアンブ
ルはタンク、リミツター回路を通して再生される
ので、搬送波再生のために回路規模が増大する。
用いられることが多いが、これは搬送波に情報を
乗せる変調方式であるため、搬送周波数ずれは復
調信号の歪となつて現われ、復調器の誤り率特性
に重大な影響を与えることになる。これらの周波
数ずれを自動的に補償する復調方式として、受信
側で搬送波再生を行つて入力波との位相検出を行
い、その出力で位相同期発振器を働かせ、入力周
波数に自動的に追随させるように構成された位相
同期ループをもつ同期検波方式が知られている。
この方式ではバーストの入力位相条件が各バース
トにより異なるため、応答が直ちに追随できない
ことがあり、これを防止するために、信号のはじ
めに位相同期用のいわゆるプリアンブルワードが
付加される。プリアンブルワードは情報を含まな
いので伝送効率が劣化する。また入力プリアンブ
ルはタンク、リミツター回路を通して再生される
ので、搬送波再生のために回路規模が増大する。
このような同期検波方式に比べ、遅延検波方式
は入力信号対雑音比と誤り率の関係は劣化する
が、搬送波再生が不要であるので回路規模が小さ
くて済み、応答速度を考慮する必要がない特長が
ある一方に、搬送周波数のずれは位相検波用の遅
延ローカル信号の位相ずれとなり、復調出力の歪
となり誤り率特性に重大な影響が生じる欠点があ
る。
は入力信号対雑音比と誤り率の関係は劣化する
が、搬送波再生が不要であるので回路規模が小さ
くて済み、応答速度を考慮する必要がない特長が
ある一方に、搬送周波数のずれは位相検波用の遅
延ローカル信号の位相ずれとなり、復調出力の歪
となり誤り率特性に重大な影響が生じる欠点があ
る。
本発明は、バースト状入力位相変調波を遅延検
波する際に、上述のような搬送波周波数ずれによ
る復調歪を補償する遅延検波回路を提供すること
を目的とする。
波する際に、上述のような搬送波周波数ずれによ
る復調歪を補償する遅延検波回路を提供すること
を目的とする。
本発明は、各バーストの先頭に位相検出用プリ
アンブルワードを付加し、その時間内に位相検出
および補償を行い、それをバーストの持続時間だ
け保持して本信号の復調を誤りなく行なわせるこ
とを特徴とする。
アンブルワードを付加し、その時間内に位相検出
および補償を行い、それをバーストの持続時間だ
け保持して本信号の復調を誤りなく行なわせるこ
とを特徴とする。
すなわち本発明は、デイジタル位相変調された
バースト状の受信信号を一方の入力とする第一の
位相比較器と、前記受信信号をπ／２だけ位相推
移させた信号を一方の入力とする第二の位相比較
器と、前記受信信号を１ビツト間隔だけ遅延させ
る遅延回路と、この遅延回路の出力を入力とし前
記第一および第二の位相比較器の各他方の入力に
出力を与える可変移相器と、前記第二の位相比較
器から得られる位相差出力をサンプル保持し前記
可変移相器に制御信号として与えるサンプル保持
回路とを備え、このサンプル保持回路は、前記受
信信号のバーストの先頭に配置されたプリアンブ
ルワードの時間内でこのサンプル保持回路の入力
の値をサンプル保持しそのバースト期間にわたり
前記可変移相器をこの値により制御する構成であ
ることを特徴とする。
バースト状の受信信号を一方の入力とする第一の
位相比較器と、前記受信信号をπ／２だけ位相推
移させた信号を一方の入力とする第二の位相比較
器と、前記受信信号を１ビツト間隔だけ遅延させ
る遅延回路と、この遅延回路の出力を入力とし前
記第一および第二の位相比較器の各他方の入力に
出力を与える可変移相器と、前記第二の位相比較
器から得られる位相差出力をサンプル保持し前記
可変移相器に制御信号として与えるサンプル保持
回路とを備え、このサンプル保持回路は、前記受
信信号のバーストの先頭に配置されたプリアンブ
ルワードの時間内でこのサンプル保持回路の入力
の値をサンプル保持しそのバースト期間にわたり
前記可変移相器をこの値により制御する構成であ
ることを特徴とする。
ここで、本発明の方式では受信信号のプリアン
ブルワードの区間は無変調である。
ブルワードの区間は無変調である。
以下実施例図面に基いて詳しく説明する。
第１図は従来例の遅延検波回路ブロツク構成図
である。入力バースト受信信号１は、遅延回路１
０１により１ビツト分の時間だけ遅延され、遅延
ローカル信号２となり、位相比較器１０２にて復
調される。その出力に得られる復調信号３は、復
号器１０３で復号されて受信出力となる。各信号
を複素表示すると、 入力受信波１； ｒ（ｔ）＝ej〓ct+j〓(t) 遅延ローカル信号２； ｌ（ｔ）＝〔ej〓c(t-T)+j〓(t-T)〕* 復調信号３； ｓ（ｔ）＝ｒ（ｔ）・ｌ（ｔ）＝ej〔〓cT+〓〓〕
………(1) となる。但し、 ωc：搬送角周波数、〔 〕*：複素共役、 θ（ｔ）：変調位相信号、Ｔ：シンボル間隔、 Δθ＝θ（ｔ）−θ（ｔ−Ｔ） である。例えば、２相変調のとき、サンプル点で θ（ｔ）＝０またはπ である。従つて Δθ（ｔ）＝０またはπ であるから ωcＴ＝2πn ｎ：整数 ………(2) と選べば、 ｓ（ｔ）＝±１ となり、送信側で、入力信号 ai＝０または１ に対して θ（ｔ）＝０またはπ と対応させ、和分操作 Si＝Si-1ai ………(3) ：２を法とする加算 を行つておけば Δθi＝θi-1⇔ai＝SiSi-1 ：２を法とする減算 なる対応で、送信符号aiが復号される。同様に、
Ｎ相に対しては と選べば、 なる直交復調により、復調できることが示され
る。
である。入力バースト受信信号１は、遅延回路１
０１により１ビツト分の時間だけ遅延され、遅延
ローカル信号２となり、位相比較器１０２にて復
調される。その出力に得られる復調信号３は、復
号器１０３で復号されて受信出力となる。各信号
を複素表示すると、 入力受信波１； ｒ（ｔ）＝ej〓ct+j〓(t) 遅延ローカル信号２； ｌ（ｔ）＝〔ej〓c(t-T)+j〓(t-T)〕* 復調信号３； ｓ（ｔ）＝ｒ（ｔ）・ｌ（ｔ）＝ej〔〓cT+〓〓〕
………(1) となる。但し、 ωc：搬送角周波数、〔 〕*：複素共役、 θ（ｔ）：変調位相信号、Ｔ：シンボル間隔、 Δθ＝θ（ｔ）−θ（ｔ−Ｔ） である。例えば、２相変調のとき、サンプル点で θ（ｔ）＝０またはπ である。従つて Δθ（ｔ）＝０またはπ であるから ωcＴ＝2πn ｎ：整数 ………(2) と選べば、 ｓ（ｔ）＝±１ となり、送信側で、入力信号 ai＝０または１ に対して θ（ｔ）＝０またはπ と対応させ、和分操作 Si＝Si-1ai ………(3) ：２を法とする加算 を行つておけば Δθi＝θi-1⇔ai＝SiSi-1 ：２を法とする減算 なる対応で、送信符号aiが復号される。同様に、
Ｎ相に対しては と選べば、 なる直交復調により、復調できることが示され
る。
さて、この遅延検波では搬送波の周波数がΔωc
だけずれたとき、これは初期位相設定ωcＴに対
してΔωcＴだけの位相ずれとして表わされ、例え
ば２相のとき復調信号は位相ずれ０のときの ｓ（ｔ）＝±１ に対し、 ｓ（ｔ）＝±cos（ΔωcＴ） だけ復調振幅が減少し、耐雑音特性すなわち誤り
率特性が劣化することになる。
だけずれたとき、これは初期位相設定ωcＴに対
してΔωcＴだけの位相ずれとして表わされ、例え
ば２相のとき復調信号は位相ずれ０のときの ｓ（ｔ）＝±１ に対し、 ｓ（ｔ）＝±cos（ΔωcＴ） だけ復調振幅が減少し、耐雑音特性すなわち誤り
率特性が劣化することになる。
第２図は本発明第一実施例回路の構成図であ
る。この回路を第１図に示す従来例回路と比べる
と、位相比較器１０２′を別にもう一個設け、こ
の一方の入力に入力信号１をπ／２移相器１０４
を介して与え、この他方の入力には１ビツト分の
遅延回路１０１の出力を位相比較器１０２の入力
と共通に与えるところに特徴がある。もつとも、
この遅延回路１０１の出力は可変移相器１０５を
介して与えられ、この可変移相器１０５は、位相
比較器１０２′の出力を制御入力８によつて保持
するサンプル保持回路１０６の出力により制御さ
れる。制御入力８は各バーストのプリアンブルワ
ード内で送出され、そのときすなわち無変調時の
位相に対応する値をサンプル保持回路１０６に保
持する。
る。この回路を第１図に示す従来例回路と比べる
と、位相比較器１０２′を別にもう一個設け、こ
の一方の入力に入力信号１をπ／２移相器１０４
を介して与え、この他方の入力には１ビツト分の
遅延回路１０１の出力を位相比較器１０２の入力
と共通に与えるところに特徴がある。もつとも、
この遅延回路１０１の出力は可変移相器１０５を
介して与えられ、この可変移相器１０５は、位相
比較器１０２′の出力を制御入力８によつて保持
するサンプル保持回路１０６の出力により制御さ
れる。制御入力８は各バーストのプリアンブルワ
ード内で送出され、そのときすなわち無変調時の
位相に対応する値をサンプル保持回路１０６に保
持する。
プリアンブルワード内では無変調搬送波である
ので、位相比較器１０２および１０２′の出力信
号３および６の電圧は、(1)式で θ（ｔ）＝一定 とおけば得られ、例えば２相の場合には 出力信号３；cos（ΔωcＴ）＝cos（Δφ） 出力信号６；sin（ΔωcＴ）＝sin（Δφ） 但し Δφ＝ΔωcＴ となる。これをΔθ軸に示すと第３図のようにな
る。従つて、出力信号６の電圧により可変移相器
１０５を制御すれば、例えば、電圧が正のときに
可変移相器１０５が位相を遅らせるような極性を
もつと、 Δφ＝０ になるようにループ制御が働くことになる。従つ
て、プリアンブルワードの時間内で十分に引込ん
だ後に、制御信号８によりサンプルホールド回路
１０６を働かせ、出力信号６を保持して可変移相
器１０５を制御すれば、本信号の復調時には位相
ずれは十分に圧縮されることになる。
ので、位相比較器１０２および１０２′の出力信
号３および６の電圧は、(1)式で θ（ｔ）＝一定 とおけば得られ、例えば２相の場合には 出力信号３；cos（ΔωcＴ）＝cos（Δφ） 出力信号６；sin（ΔωcＴ）＝sin（Δφ） 但し Δφ＝ΔωcＴ となる。これをΔθ軸に示すと第３図のようにな
る。従つて、出力信号６の電圧により可変移相器
１０５を制御すれば、例えば、電圧が正のときに
可変移相器１０５が位相を遅らせるような極性を
もつと、 Δφ＝０ になるようにループ制御が働くことになる。従つ
て、プリアンブルワードの時間内で十分に引込ん
だ後に、制御信号８によりサンプルホールド回路
１０６を働かせ、出力信号６を保持して可変移相
器１０５を制御すれば、本信号の復調時には位相
ずれは十分に圧縮されることになる。
次の受信バーストでは制御信号８により出力信
号６を再び保持し直せば、各バースト毎に搬送周
波数が異つていても、歪のない復調が可能とな
る。
号６を再び保持し直せば、各バースト毎に搬送周
波数が異つていても、歪のない復調が可能とな
る。
上記第一実施例では説明をわかりやすくするた
め、２相位相変調信号を例に説明したが、４相以
上の多相位相変調信号の場合にも同様に本発明を
実施することができる。特に、４相以上の多相位
相変調の復調回路では、π／２移相器１０４およ
び別の位相比較器１０２′では回路内に存在して
いるので、本発明を実施するために付加する回路
は、可変移相器１０５とサンプルホールド回路１
０６のみである。
め、２相位相変調信号を例に説明したが、４相以
上の多相位相変調信号の場合にも同様に本発明を
実施することができる。特に、４相以上の多相位
相変調の復調回路では、π／２移相器１０４およ
び別の位相比較器１０２′では回路内に存在して
いるので、本発明を実施するために付加する回路
は、可変移相器１０５とサンプルホールド回路１
０６のみである。
第４図は本発明の第二実施例構成図である。こ
れが４相位相変調信号に対する例である。二つの
位相比較器１０２および１０２′の出力は、減算
器１０７によりその差分が演算されて、サンプル
保持回路１０６に与えられる。位相比較器１０２
の出力信号３および位相比較器１０２′の出力信
号６、さらに減算器１０７の出力信号９を第５図
に示す。この出力信号９により、同様に Δφ＝０ になるように制御を行うことができる。これによ
り復調信号の位相歪が補償される。
れが４相位相変調信号に対する例である。二つの
位相比較器１０２および１０２′の出力は、減算
器１０７によりその差分が演算されて、サンプル
保持回路１０６に与えられる。位相比較器１０２
の出力信号３および位相比較器１０２′の出力信
号６、さらに減算器１０７の出力信号９を第５図
に示す。この出力信号９により、同様に Δφ＝０ になるように制御を行うことができる。これによ
り復調信号の位相歪が補償される。
以上述べたように、本発明では各バーストのプ
リアンブルワード内で位相比較器の出力をサンプ
ル保持し、この値で遅延ローカル信号の位相を変
化させることにより、各バーストの搬送周波数の
ずれを自動的に補償する装置が得られる。本発明
の回路は、搬送波を再生する従来方式に比べる
と、極めて簡単な回路により実現することができ
る優れた特長がある。またプリアンブル時間は、
その位相差をサンプル保持するに必要な時間でよ
いので、この時間を短縮することができ、通信効
率を高くすることができる。
リアンブルワード内で位相比較器の出力をサンプ
ル保持し、この値で遅延ローカル信号の位相を変
化させることにより、各バーストの搬送周波数の
ずれを自動的に補償する装置が得られる。本発明
の回路は、搬送波を再生する従来方式に比べる
と、極めて簡単な回路により実現することができ
る優れた特長がある。またプリアンブル時間は、
その位相差をサンプル保持するに必要な時間でよ
いので、この時間を短縮することができ、通信効
率を高くすることができる。
第１図は従来例回路の構成図。第２図は本発明
第一実施例回路の構成図。第３図はその動作説明
用信号波形図。第４図は本発明第二実施例回路の
構成図。第５図はその動作説明用信号波形図。 １０１……遅延回路、１０２，１０２′……位
相比較器、１０３……復号器、１０４……π／２
移相器、１０５……可変移相器、１０６……サン
プル保持回路、１０７……減算器。
第一実施例回路の構成図。第３図はその動作説明
用信号波形図。第４図は本発明第二実施例回路の
構成図。第５図はその動作説明用信号波形図。 １０１……遅延回路、１０２，１０２′……位
相比較器、１０３……復号器、１０４……π／２
移相器、１０５……可変移相器、１０６……サン
プル保持回路、１０７……減算器。
Claims (1)
- 【特許請求の範囲】 １ デイジタル位相変調されたバースト状の受信
信号を一方の入力とする第一の位相比較器１０２
と、 前記受信信号をπ／２だけ位相推移させた信号
を一方の入力とする第二の位相比較器１０２′と、 前記受信信号を１ビツト間隔だけ遅延させる遅
延回路１０１と、 この遅延回路の出力を入力とし前記第一および
第二の位相比較器の各他方の入力に出力を与える
可変移相器１０５と、 前記第二の移相比較器から得られる位相差出力
をサンプル保持し前記可変移相器に制御信号とし
て与えるサンプル保持回路１０６とを備え、この
サンプル保持回路は、前記受信信号のバーストの
先頭に配置されたプリアンブルワードの時間内で
このサンプル保持回路の入力の値をサンプル保持
しそのバースト期間にわたり前記可変移相器をこ
の値により制御する構成である ことを特徴とする遅延検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56050837A JPS57164645A (en) | 1981-04-03 | 1981-04-03 | Delay detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56050837A JPS57164645A (en) | 1981-04-03 | 1981-04-03 | Delay detecting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57164645A JPS57164645A (en) | 1982-10-09 |
| JPS6338143B2 true JPS6338143B2 (ja) | 1988-07-28 |
Family
ID=12869851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56050837A Granted JPS57164645A (en) | 1981-04-03 | 1981-04-03 | Delay detecting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57164645A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0314643U (ja) * | 1989-06-26 | 1991-02-14 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8414623D0 (en) * | 1984-06-08 | 1984-07-11 | Indep Broadcasting Authority | Receiver techniques |
| JPH07183927A (ja) * | 1993-12-24 | 1995-07-21 | Nec Corp | 多相位相変調信号の遅延検波装置 |
| JP3735488B2 (ja) | 1999-06-23 | 2006-01-18 | 埼玉日本電気株式会社 | デジタル携帯電話装置 |
-
1981
- 1981-04-03 JP JP56050837A patent/JPS57164645A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0314643U (ja) * | 1989-06-26 | 1991-02-14 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57164645A (en) | 1982-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4583048A (en) | MSK digital demodulator for burst communications | |
| US5490176A (en) | Detecting false-locking and coherent digital demodulation using the same | |
| CA2025232C (en) | Carrier recovery system | |
| EP0706273B1 (en) | Method of and apparatus for demodulating a signal conveyed by multiple carriers | |
| EP0772330A2 (en) | Receiver and method for receiving OFDM signals | |
| JPH0552101B2 (ja) | ||
| JPH02101845A (ja) | Ｔｄｍａ信号搬送波再生システム | |
| EP0639914A2 (en) | MSK phase acquisition and tracking method | |
| JPH0746218A (ja) | ディジタル復調装置 | |
| JPH0787149A (ja) | 復調装置 | |
| JPH0951296A (ja) | 交差偏波間補償方法及び交差偏波間補償装置 | |
| AU678950B2 (en) | Digital demodulator | |
| EP0102662A2 (en) | Non-PLL concurrent carrier and clock synchronization | |
| EP0065805B1 (en) | Receiver for angle-modulated carrier signals | |
| US5200977A (en) | Terminal unit apparatus for time division multiplexing access communications system | |
| EP0373405A2 (en) | Automatic frequency control in the presence of data | |
| EP0593015A1 (en) | Carrier phase lock detector for PSK satellite systems | |
| EP0110726A2 (en) | Method and system for transmitting and receiving data | |
| JPS6338143B2 (ja) | ||
| JPH07297871A (ja) | Ｔｄｍａデータ受信装置 | |
| JPS6338145B2 (ja) | ||
| JPS6338144B2 (ja) | ||
| JPS6362931B2 (ja) | ||
| WO2000013385A1 (fr) | Circuit de reproduction de la porteuse | |
| JPH07183927A (ja) | 多相位相変調信号の遅延検波装置 |