JPS6337694A - 回路基板の製造方法 - Google Patents

回路基板の製造方法

Info

Publication number
JPS6337694A
JPS6337694A JP18098586A JP18098586A JPS6337694A JP S6337694 A JPS6337694 A JP S6337694A JP 18098586 A JP18098586 A JP 18098586A JP 18098586 A JP18098586 A JP 18098586A JP S6337694 A JPS6337694 A JP S6337694A
Authority
JP
Japan
Prior art keywords
circuit
conductor layer
layer
circuit board
inorganic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18098586A
Other languages
English (en)
Inventor
延谷 徹
中本 篤宏
泉 秀雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP18098586A priority Critical patent/JPS6337694A/ja
Publication of JPS6337694A publication Critical patent/JPS6337694A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [技術分野] 本発明は、回路基板、特に多T−の回路基板の製造方法
に関するものである。
[背景技術] 半導体素子の高集積化と共に電子機器の高機能化、小型
化、低コスF化に対応した回路基板として多層回路基板
が用いられており、この回路基板のなかでもセラミック
や金属のような無機質の板を基板として用いたものはそ
の熱的強度や機械的強度などの面においで優れた特性を
有するために種々検討がなされている。そしてこのよう
な無機基板を用いて多層の回路基板を製造するにあたっ
て、回路形成は従来上りペースY法や無電解メッキ法で
おこなわれている。
ペースト法はW&4図(多層法を示す)に示す工程でな
される。まずアルミナ基板など無機基板1の表面に銅や
銀、金などの導電ペースト10をパターン形状にスクリ
ーン印刷して回路を施しく第4図(a)、 (b))、
これを熱処理する(第4図(c))、そしてがラス7リ
フトなど絶縁ペースト11を無機基板1の表面にスクリ
ーン印刷で塗布して絶縁ベース)11で導電ベース)1
0の回路を被覆させる(第4図(d))、このとき絶縁
ペースト11に設けたパイヤホール12で導電ペースト
10の回路の所定部分を露出させてお(ものであり一二
のように絶縁ペースト11をスクリーン印刷したのち熱
処理する(14図(e))、そしてさらに絶縁ペースト
11の表面に導電ペースト10をパターン形状にスクリ
ーン印刷して第二の回路を施しく第4図(f))、熱処
理する(第4図し))、このとき第二の回路として設け
られる導電ペースト10はパイヤホール12によって第
一の回路として設けられる導電ペースト10に接続され
るものであり、パイヤホール12によって接続させた状
態で二層の回路を形成することができる。以下同様な揉
作でさらに多層の回路を形成して多層の回路基板を得る
ことができる。
また無電解メッキ法は第5図(一層性を示す)に示す工
程でなされる。まずアルミナなどの無機基板1の表面を
溶融アルカリや熱リン酸などで処理して表面を粗化しく
第5図(a)、(b))、次に無機基板1をP dCi
t溶液などに浸漬して無機基板1の表面にPd核など触
媒核13を付着させる核付けをおこなう(第5図(e)
)、この核付けをした無機基板1の表面に無電解メッキ
で銅の導体層14を形成する(第5図(d))、このと
き導体層14を厚付けするためには電気メッキを併用す
ることがなされる0次に導体層14の表面にネガ型のエ
ラチンf L/ i)スト15を設けてパターンマスク
16をセットしく第5図(e))、露光及び現像をして
エツチングレジスト15の不要部分を除去する(第5図
(f))、そしてエツチングを施すことによってエツチ
ングレジスト15で覆われてない部分の導体層14を除
去しく第5図(g))、さらにエツチングレジスト15
を除去する(第5図(h))、このようにして無電解メ
ッキによる導体層14で回路を形成して回路基板を得る
ことができる。
しかしながら、ペースト法は導電ペースト10や絶縁ペ
ースト11をスクリーン印刷することによって回路形成
をするものであるために、そのパターニングには微細化
の限界があって線幅が100μ以下の回路を形成するこ
とは困難であり、半導体素子の高集積化などに対応する
ことかで外ないという問題がある。また無電解メッキ法
では表面粗化や触媒核付けなどの処理工程が多くなると
共にメッキ液の温度やpH,イオン濃度などの管理が必
要で装置が大型化し、さらにメッキ液のコストが高価で
、製造コストのうえで問題があり、さらに4よP dc
 12などのイオン性不純物によって絶縁性や耐湿性な
どの特性に問題が生じるおそれもある。
[発明の目的] 本発明は、上記の点に鑑みて為されたものであり、ペー
スト法や無電解メッキ法を用いる必要なく、微細パター
ンで回路を形成することがで終ると共に製造コストを低
く抑えることがでト、加えて多層に回路を形成する場合
に各層の回路間の絶縁及び接続の信頼性に優れた回路基
板の製造方法を提供することを目的とするものである。
[発明の開示] しかして本発明に係る回路基板の製造方法は、セラミッ
ク板や金属板のような無機基板1の表面に蒸着やスパッ
タリング、イオンプレーティングのような物理メッキ法
で導体層2を形成し、次いでこの導体層2にエツチング
を施して回路3を形成させたのちに、無機基板1の表面
に感光性樹脂4を塗布して回路3を被覆させるようにし
たことを特徴とするものであり、以下本発明の詳細な説
明する。
無機基板1はセラミックや金属の板で形成されるもので
あり、セラミックとしてはアルミナ、ステアタイト(M
gO−8io 2)などを用いることができ、またアル
ミニウム板や鋼板など金属板を無機基板1として用いる
場合には表面を樹脂絶縁層などで絶縁処理する必要があ
る。そしてまず無機基板1の表面に導体層2を形成する
(第1図(a)、(b))、導体層2の形成は蒸着やス
パッタリング、イオンプレーティングなどのような物理
メッキ法(P、 V 、 D ;physical  
vapor  deposit)でメタライズすること
によっておこなうものである。従って無電解メッキをお
こなう場合のような表面粗化や触媒核付けなどの処理工
程を必要としない。ここで、物理メッキ法による導体層
2は導体ペーストや無電解メッキによる導体層よりもセ
ラミックなどの無機基板1に対する密着力が優れるもの
であり、特に無機基[1を加熱した状態で物理メッキす
る場合にはさらに密着力を高めることができ、またスパ
ッタリングする場合においては高速スパッタリングをお
こなうことが密着力をさらに高めるうえで好ましい、こ
のように無機基板1に対する導体層2の密着性が優れる
ために、エツチングで回路形成するにあたって回路を構
成する微細ラインのやせ189や太りを少なくしてファ
インな回路形成が可能になる。また導体層2を形成する
にあたって厚付けする場合は電気メッキを併用すること
ができる。
上記のように無機基板1の表面に導体層2を形成したの
ちに、導体層2の表面にエツチングレジスト18を形成
させ、さらにエツチングレノスト18の表面にパターン
マスク19をセットする(第1図(e))、エツチング
レノスト18としては液状レジストやドライフィルムな
どエツチングレジストとして使用されている任意のもの
を用いることができる。またパターンマスク19には回
路パターンで光通過部分が形成してあり、露光、現像す
ることによってパターンマスク19で覆われ露光されな
い部分においてエツチングレジスト18を除去する(第
1図(cり)、次いでエツチング処理をおこなうことに
よって、エツチングレノスト18で被覆されず露出され
た部分の導体層2を除去しく第1図(e))、さら1こ
エツチングレジスト18を除去することによって無機基
板1の表面に導体層2で形成された回路3を設けた回路
基板を得ることがで終る(第1図(f))、このように
回路3は導体層2のエツチングで形成することができ、
導電ペーストをスクリーン印刷する場合に比べて回路3
のパターンを微細化して形成するとができる。
線幅は20層程度に形成することが可能であり、さらに
回路3の線間の間隔と線幅との比率が1゜2〜1.5程
度になるようにこの線間隔を小さくすることも可能にな
る。
さらに回路基板を多層回路基板として製造するにあたっ
ては、回路3の上から無機基板1の表面に感光性樹脂4
を塗布して設けると共に感光性樹脂4の表面にパターン
マスク20をセットする(第1図(g)及び第2図(a
))、感光性樹脂4は眉間絶縁層を形成させるために用
いられるものであり、回路3は感光性樹脂4によって完
全に覆われる。
感光性樹脂4としては感光性ポリイミドや感光性エポキ
シ樹脂などを用いることができる。そして露光して現像
することによってパターンマスク20で覆われ露光され
ない部分においで感光性樹脂4を除去し、この除去部分
をパイヤホール5として回路3の所定部分を露出させる
(第1図(h)及び第2図(b))、次ぎに感光性樹1
1’ff4の表面に物理メッキ法で第二の導体層6を形
成させる(第1図(i))。
このとき導体層6は一部がパイヤホールS内に入り込ん
でおり、パイ中ホール5内において回路3に一体に接続
されている0次ぎに導体層6の表面に液状レジストやド
ライフィルムなどのエツチングレノスト21を形成させ
、さらにエツチングレジスト21の表面にパターンマス
ク22をセットする(第1図(j))、こののちに露光
、現像することによってパターンマスク22で覆われ露
光されない部分においてエツチングレノスト21を除去
しく第1図(k))、さらにエツチング処理をおこなう
ことによって、エツチングレジスト21で被覆されず露
出された部分の導体層6を除去しく第1図(i))、そ
してエツチングレノスト21を除去することで感光性樹
脂4の表面に第二の導体層6で形成された第二の回路7
を設けることができる。
第二の回路7は感光性樹脂4を眉間絶縁層として前記の
第一の回路3と絶縁を確保されていると共に、パイヤホ
ール5によって第一の回路3と第二の回路7とを接続さ
せることができ、このようにして二層回路構成の多層回
路板を得ることができる(第1図(w)及び第2図(e
))、ここで、感光性樹脂4は光リソグラフィー技術に
よって精密な光加工をすることができ、精密に形成され
たパイヤホール5によって回路3,7の眉間接続の信頼
性を確保することができるものである。そして第1図(
g)〜第1図(論)の工程を繰り返すことによってさら
に多層の回路構成の多層回路板を得ることができるもの
であり、例えば第3図のような構造の多層回路板を製造
することができる。#43図においてaは電源層や接地
層となる回路、b乃至fは第1層乃至15層の信号回路
である。
次ぎに本発明を実施例によってさらに説明する。
及1圧り 純度96%のアルミナ基板(京セラ社製、寸法75+a
mX75m鎗X0.63■曽)を無機基板1として用い
・銅をスパッタリングして無機基板1の表面に導体層2
を形成した(第1図(a)(b))・ここで銅のスパッ
タリングは装置として日電アネルパs!D。
Cマグネトロン式高速スパッタリング装置(spF−2
108)を用いておこない、真空度6×10− ’To
rrSAr圧力3×10−コT orr、出力600V
、0,8A、無機基板の温度200℃、時間20分の条
件に設定して、銅厚みが8μの導電層2を形成した0次
ぎにエツチングレジスト18としてベキスト社製ボッ型
ドライフィルム(オザテッ9R225)を用い、エツチ
ングレノスト18を露光、現像しく#JJ1図(e)(
d))、さらに導体層2をエツチング処理して回路3を
形成させた(第1図(e))、ここで、露光は露光機と
して7オトレジスF光源装置(ORCHMN−6N)を
用いて200論J / c簡2の条件でおこない、また
現像は現像機として吉谷商会社製エツチングマシン(Y
CE83)を用いると共に現像液として1%NaOHを
用い、20℃、60秒、スプレー塗布の条件でおこなっ
た。さらにエツチングは吉谷商会社製エツチングマシン
(YCE83)を用いると共にエツチング液として塩化
銅水溶液を用い、20℃、5分、スプレー塗布の条件で
おこなった。このようにエツチングをおこなったのちに
7七トンによって回路3の上のエツチングレジスト18
を除去した(第1図(f))、以上のようにして第1層
の回路形成をおこなった。
次ぎに感光性樹脂4として旭化成工業社製感光性ポリイ
ミド(DN−6)を用い、回路3の上からW&機基板1
の表面に3000rp論、30秒の条件のスピン塗布で
膜厚が20μになるように塗布し、70℃のクリーンオ
ーブンで2時間乾燥させた(第1図(g))、次いで感
光性樹脂4を露光したのち焼き付け、さらに現像すると
共に140℃で1時間及VN2雰囲気中で400℃で1
時間それぞれ加熱することによって硬化させ、感光性樹
脂4を層間絶縁層として硬化形成させると共に感光性樹
脂4に形成したパイヤホール5で回路3の一部を露出さ
せた(第1図(h))、ここで、露光は250W超高圧
水銀灯を用いて200*J/cs+2.25秒の条件で
おこない、焼き付けは70℃のクリーンオーブンで10
分の条件でおこなった。さらに現像は専用現像液<A−
135)を用いて100秒の条件でおこなうと共に専用
リンス(C−200)を用いて60秒間リンスをおこな
った。
こののちに上記方法と同様にして銅のスパッタリング、
ドライフィルムを用いた露光及び現像、エツチングの工
程を繰り返しで回路形成しく第1図<i)乃至第1図(
1))、第1図(論)のような回路3゜7を有する二層
回路構成の回路基板を得た。
及1肚玄 実施例1と同様なアルミナ基板を無機基板1として用い
、実施例1と同様にしてスパッタリングをおこなうこと
によって厚み0.5μの銅層を無機基板1の表面に形成
させ、さらにこの銅層の表面に電気めっきを施して最終
厚みが8μとなった導体層2を形成した。ここで電気メ
ッキは、メツ斗液として硫酸銅(70〜120g/jり
を用い、温度25℃、電流密度2A/am”、時間15
分の条件でおこなった。このようにして導体層2をスパ
ッタリングと電気メッキとを併用して形成するようにし
た他は実施例1と同様にして二層回路構成の回路基板を
得た。
!EJLLL 感光性樹脂4として感光性エポキシ樹脂を用い、硬化条
件を100℃1時間と150℃1時間に設定した他は、
実施例1と同様にして二層回路構成の回路基板を得た。
11九支 無機基板1として、75論醜×75−一×1−輪のアル
ミニウム板の表面に厚み50μのエポキシ樹脂絶縁層を
設けたものを用い、あとは実施例1と同様にして二層回
路構成の回路基板を得た。
無機基板1として実施例1と同様なアルミナ基板を用い
、真空蒸着法で8μの厚みにアルミニウムを蒸着するこ
とによって導体層2を形成させた。
ここで真空蒸着は抵抗加熱式蒸着装置を用い、真空度2
 X 10− ’Torr、無機基板1の温度200°
C1ボートの温度1200℃の条件で、ウオーミングア
ツプ時間を5分、本コーティング時間を10分に設定し
ておこなった。あとはエツチングを、エツチング液とし
てリン酸水溶液を用いて20℃、8分、スプレー塗布で
おこなうようにした他は、実施例1と同様にして二層回
路構成の回路基板を得た。
犬J「鮭J− 無機基板1としてアルミナよりも誘電率の低いステアタ
イト基板(京セラ社製、50論諺X50−論X0.63
mm)を用い、あとは実施例1と同様にして二層回路構
成の回路基板を得た。
上記の各実施例のものにあっては、回路を線幅20〜1
00μ、線間隔25〜150μの微細なパターンとして
形成することができるものであった。
[発明の効果] 上述のように本発明にあっては、セラミックや金属板の
ような無機基板の表面に蒸着やスパッタリング、イオン
プレーティングのような物理メッキ法で導体層を形成す
るようにしであるので、無電解メッキ法で導体層を形成
する場合のような工数等の問題がないと共に、導体層の
エツチングによって精度良く回路を形成することができ
るものであって、ペースト法においてスクリーン印刷で
回路を形成する場合よりも微細に回路を形成することが
できるものである。また、この導体層にエツチングを施
して回路を形成させたのちに、*m基板の表面に感光性
樹脂を塗布して回路を被覆するようにしたので、多層で
回路を形成するにあたって感光性樹脂を眉間絶縁層とし
て各層の回路の絶縁性を確保することができると共に、
感光性樹脂を光リソグラフィーの技術で露光現像して精
密にバイヤホールを形成させることができ、パイヤホー
ルで各層の回路を信頼性高く接続することができるもの
である。
【図面の簡単な説明】
第1図(a)乃至(−)は本発明の一実施例の各工程部
分を示す横型的な断面図、第2図(a)(b)(c)は
同上の一部の工程部分の横型的な斜視図、第3図は同上
によって得た多層の回路板の横型的な断面図、第4図輸
)乃至(g)及び第5図(a)乃至(h)はそれぞれ従
来例の各工程部分を示す断面図である。 1は無機基板、2は導体層、3は回路、4は感光性樹脂
、5はパイヤホール、6は導体層、7は回路である。

Claims (1)

    【特許請求の範囲】
  1. (1)セラミック板や金属板のような無機基板の表面に
    蒸着やスパッタリング、イオンプレーティングのような
    物理メッキ法で導体層を形成し、次いでこの導体層にエ
    ッチングを施して回路を形成させたのちに、無機基板の
    表面に感光性樹脂を塗布して回路を被覆させるようにし
    たことを特徴とする回路基板の製造方法。
JP18098586A 1986-07-31 1986-07-31 回路基板の製造方法 Pending JPS6337694A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18098586A JPS6337694A (ja) 1986-07-31 1986-07-31 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18098586A JPS6337694A (ja) 1986-07-31 1986-07-31 回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPS6337694A true JPS6337694A (ja) 1988-02-18

Family

ID=16092725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18098586A Pending JPS6337694A (ja) 1986-07-31 1986-07-31 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPS6337694A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH025596A (ja) * 1988-06-24 1990-01-10 Nec Corp 多層配線基板の製造方法
JPH0338561A (ja) * 1989-07-03 1991-02-19 Eisai Co Ltd グリセリン誘導体
JPH06143440A (ja) * 1992-11-02 1994-05-24 Asahi Chem Ind Co Ltd 繊維強化熱可塑性樹脂構造体の製造方法
US6060126A (en) * 1997-05-09 2000-05-09 Chisso Corporation Method and apparatus for manufacturing unidirectionally reinforced resin structure
US6251206B1 (en) 1997-06-10 2001-06-26 Chisso Corporation Method for opening and resin-impregnation to produce continuous fiber-reinforced thermoplastic resin composite material
WO2007125784A1 (ja) 2006-04-27 2007-11-08 Asahi Kasei Chemicals Corporation 樹脂組成物および該樹脂組成物により製造される自動車アンダーフード部品
US7834080B2 (en) 2006-03-13 2010-11-16 Asahi Kasei Chemicals Corporation Process for producing glass fiber-reinforced polyamide resin composition
US8993670B2 (en) 2006-02-27 2015-03-31 Asahi Kasei Chemicals Corporation Glass-fiber reinforced thermoplastic resin composition and molded article thereof

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH025596A (ja) * 1988-06-24 1990-01-10 Nec Corp 多層配線基板の製造方法
JPH0338561A (ja) * 1989-07-03 1991-02-19 Eisai Co Ltd グリセリン誘導体
JP2843059B2 (ja) * 1989-07-03 1999-01-06 エーザイ株式会社 グリセリン誘導体
JPH06143440A (ja) * 1992-11-02 1994-05-24 Asahi Chem Ind Co Ltd 繊維強化熱可塑性樹脂構造体の製造方法
US6060126A (en) * 1997-05-09 2000-05-09 Chisso Corporation Method and apparatus for manufacturing unidirectionally reinforced resin structure
US6251206B1 (en) 1997-06-10 2001-06-26 Chisso Corporation Method for opening and resin-impregnation to produce continuous fiber-reinforced thermoplastic resin composite material
US8993670B2 (en) 2006-02-27 2015-03-31 Asahi Kasei Chemicals Corporation Glass-fiber reinforced thermoplastic resin composition and molded article thereof
US7834080B2 (en) 2006-03-13 2010-11-16 Asahi Kasei Chemicals Corporation Process for producing glass fiber-reinforced polyamide resin composition
WO2007125784A1 (ja) 2006-04-27 2007-11-08 Asahi Kasei Chemicals Corporation 樹脂組成物および該樹脂組成物により製造される自動車アンダーフード部品
US8299160B2 (en) 2006-04-27 2012-10-30 Asahi Kasei Chemicals Corporation Resin composition and automobile under-hood parts thereof

Similar Documents

Publication Publication Date Title
US3934335A (en) Multilayer printed circuit board
US4897338A (en) Method for the manufacture of multilayer printed circuit boards
US5830563A (en) Interconnection structures and method of making same
US5092032A (en) Manufacturing method for a multilayer printed circuit board
CA1284692C (en) Multilayer interconnection system for multichip high performance semiconductor packaging
US5985521A (en) Method for forming electrically conductive layers on chip carrier substrates having through holes or via holes
JPH0710030B2 (ja) 多層配線基板の製造方法
KR850001363B1 (ko) 후막 파인패턴(thick film fine pattern) 도전체(導電體)의 제조방법
JPS6337694A (ja) 回路基板の製造方法
JPS61194794A (ja) 混成集積回路基板の製造方法
KR101862243B1 (ko) 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판
JPS6148570A (ja) 樹脂への導体層形成方法
JPH09312471A (ja) 多層配線板及びその製造方法
JPH05327224A (ja) 多層配線基板の製造方法及びその製造方法で製造される多層配線基板
JPS58134497A (ja) 印刷配線板の製造方法及び印刷配線板
JP2004124110A (ja) 無電解金めっきの前処理方法、配線基板及びその製造方法
JPS6337695A (ja) 回路基板の製造方法
JPH08250857A (ja) 多層配線基板の製造方法
JPH02109390A (ja) 高密度フレキシブルプリント回路基板
JPS6123390A (ja) 回路基板およびその製造方法
JP2006222217A (ja) 配線回路基板の製造方法
JPS6285496A (ja) 回路基板の製造方法
JPH03225894A (ja) プリント配線板の製造方法
JPS6337696A (ja) 回路基板の製造方法
JPH10335788A (ja) 配線パターン形成方法