JPS6336381A - Memory control system for picture memory device - Google Patents

Abstract

PURPOSE:To improve the performance of a device by enabling a correspondence between the logical address space of a memory and a physical memory to allocate dynamically in every layer by use of an address translating table. CONSTITUTION:For instance, the address translating tables 6-9 consist of the static random access memorys of 256 bytes respectively, and the upper 8 bits of an address bus 5 are inputted in them, and translated address are inputted in the upper addresses of memory planes 1-4 arranged in four layers in the direction of a depth, each of which has a 1M words capacity. A lower 12 bits are inputted directly to the lower addresses of each of the memory planes 1-4. Even if a data A is stored discontinuously in the physical memory being divided into A1 and A2, a logical address can be made to be continuous by address-translating by 4K words unit. This address translation can be executed freely and rapidly by rewriting the address translating tables 6-9 by the output of a computer not shown in the figure.

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はビットマツプデイスプレィ、グラフィックデイ
スプレィ、ワークスティ７ヨン等の各種画像表示装置に
おいて、様々な容量を有する画像情報を格納する画像メ
モリ装置のメモリ管理方式に関する。Detailed Description of the Invention (Field of Industrial Application) The present invention relates to an image memory for storing image information having various capacities in various image display devices such as bitmap displays, graphic displays, and workstations. This invention relates to a device memory management method.

（従来の技術） デイスプレィ上に異なる画像データをマルチウィンドウ
表示する場合、ＣＲＴ表示装置に表示スるためのデータ
を蓄よるフレームバッファとは別に画像データを蓄える
画像メモリ（以下ＶＭと称す）を持つことがある。(Prior art) When displaying different image data in multiple windows on a display, an image memory (hereinafter referred to as VM) for storing image data is provided in addition to a frame buffer for storing data to be displayed on a CRT display device. Sometimes.

マルチウィンドウ表示する場合、ＶＭに格納されたいく
つかの異なるデータの一部を矩形領域で切り出して、フ
レームバッファにコピーして表示される。When performing multi-window display, parts of several different pieces of data stored in the VM are cut out into rectangular areas, copied to a frame buffer, and displayed.

（発明が解決しようとする問題点） 通常このＶＭ上の１つのウィンドウは、１つの仮想端末
に相当するため、マルチタスク環境下でデイスプレィ装
置を動作させた場合、ウィンドウの生成及びウィンドウ
の消去といったことがダイナミックに起こる。ウィンド
ウを工１固々に異なる大きさ及び異なる奥行き情報を持
っており、そういったウィンドウの生成消去を繰シ返す
ことにより、ＶＭに格納されろ画像データのアドレス空
間内での配置が乱れ、非常に複雑になるたぬ、限られた
容量のＶＭを有効に使えず、メモリの無駄が発生し、し
いては装置全体のパフォーマンスの低下を招くといった
欠点があった。(Problem to be Solved by the Invention) Normally, one window on this VM corresponds to one virtual terminal, so when a display device is operated in a multitasking environment, it is difficult to create a window or delete a window. Things happen dynamically. Each window has a different size and depth information, and by repeatedly creating and erasing such windows, the arrangement of the image data stored in the VM in the address space becomes disordered, which can cause problems. This method has drawbacks such as complexity, inability to effectively use the limited capacity of VM, waste of memory, and deterioration of the performance of the entire device.

例としてＶＭが英行き方向に４層ある場合について考え
る。As an example, consider a case where there are four VM layers in the forward direction.

画像メモリは第１図に示すように、１ブロツクＮバイト
として４ブロツク（４Ｎバイト）の容量の画像メモリプ
レーン４層で構成されるとする。As shown in FIG. 1, the image memory is assumed to be composed of four layers of image memory planes each having a capacity of 4 blocks (4N bytes), where 1 block is N bytes.

初めにあるタスクＡよりウィンドウの生成要求があり、
ｌブロックｘＩ層ｔ　！’Ｉｌり当てたのち。There is a request to create a window from task A at the beginning.
l block x l layer t! 'After guessing.

タスクＢのウィンドウ生成要求に対して、ｌブロック×
４層のメモリを割り当てたとすると。In response to task B's window generation request, l block x
Suppose we allocate 4 layers of memory.

メモリ内でのデータの配置は第２図に示すようになる。The arrangement of data within the memory is shown in FIG.

次にタスクＣより３ブロック単位層のエリアの要求があ
った場合、メそりの空き容量としでは十分であっても、
アドレスが連続していないため、２ブロツクしか確保で
きない。Next, if task C requests an area of 3 block units, even if the free space in the memory is sufficient,
Since the addresses are not consecutive, only two blocks can be secured.

従って、固定的な割付けを行うと多くのメモリ領域が無
駄になってしまう欠点があった。Therefore, if fixed allocation is performed, a large amount of memory area is wasted.

また、この場合ソフトウェアで空いているブロックを捜
し、第３図に示すように、ＡとＢのデータをブロック単
位でスワップして連続エリアを確保してから、Ｃの３ブ
ロツク必要なデータを格納することは可能であるが、デ
ータの転送及びソフトウェアの処理に非常に時間がかか
り、装置のパフォーマンスの低下を招くのみならず、ウ
ィンドウの数や奥行きの数が増加した場合、処理が複雑
になりすぎて笑用土不可能となる欠点があった。In this case, the software searches for an empty block and, as shown in Figure 3, swaps the data in A and B in block units to secure a continuous area, and then stores the necessary data in the 3 blocks of C. Although it is possible to do this, it takes a very long time to transfer data and process the software, which not only reduces the performance of the device but also complicates the process as the number of windows and depth increases. There was a drawback that it was so ridiculous that it was impossible to use it.

（問題点を解決するための手段） 本発明では、これらの欠点を解決するため従来の画像メ
モリ装置で固定であったメモリのアドレス空間と物理メ
モリとの対応を、計算機出力により設定されるアドレス
変換テーブルを設けることにより、各層毎にダイナミッ
クにアロケージコン可能としたものであり、異なる大き
さ及び異なる奥行き情報の画像データの格納及び消去を
ダイナミックに行った場合にでも、効率良いメモリの使
用を可能とし、装置のパフォーマンスを向上させるメモ
リ管理方式を提供するものである。(Means for Solving the Problems) In order to solve these drawbacks, the present invention replaces the correspondence between the memory address space and the physical memory, which is fixed in conventional image memory devices, by using addresses set by computer output. By providing a conversion table, it is possible to allocate dynamically for each layer, making it possible to use memory efficiently even when dynamically storing and erasing image data of different sizes and depth information. It provides a memory management method that improves device performance.

以下図面により詳細に説明する。This will be explained in detail below with reference to the drawings.

（笑用例） 第４図に本発明の一実施例のブロック構成図を示す。(lol example) FIG. 4 shows a block diagram of an embodiment of the present invention.

１．２，３．４は一層につき１Ｍワードの容量を持つ奥
行き方向に４層の画像メモリプレーンである。５は図示
しない外部の装置がメモリをリード及びライトする場合
アドレスを出力するアドレスバスで、ＡＯ〜Ａ１９の２
０本で構成される。従って２２Ｏ２０＝Ｉとなり、１Ｍ
ワードのアドレス空間を持つことになる。６．７，８．
９は本発明の特徴とするアドレス変換テーブルでそれぞ
れ２５６バイトのスタティック・ランダムアクセスメモ
リ（以下ＳＲＡＭと称す。）で構成され、アドレスバス
５の上位８ピツ）（Ａ１９〜Ａ１２）がＳＲＡＭのエン
トリーアドレスに入力さし、テーブル変換された８ビツ
トのデータが変換アドレスとして各層のメモリプレーン
１〜４の上位アドレスに入力される。1.2 and 3.4 are four-layer image memory planes in the depth direction, each layer having a capacity of 1M words. 5 is an address bus that outputs an address when an external device (not shown) reads or writes the memory;
Consists of 0 pieces. Therefore, 22O20=I, and 1M
It will have an address space of words. 6.7,8.
Reference numeral 9 denotes an address conversion table that is a feature of the present invention, each of which is composed of 256-byte static random access memory (hereinafter referred to as SRAM), and the upper eight bits (A19 to A12) of the address bus 5 are the entry addresses of the SRAM. The table-converted 8-bit data is input as a converted address to the upper addresses of memory planes 1 to 4 of each layer.

アドレスバス５の下位１２ピツ）（Ａｌｌ〜ＡＯ）は各
メモリプレーン１〜４の下位アドレスに直接入力される
。The lower 12 bits (All to AO) of the address bus 5 are directly input to the lower addresses of each memory plane 1 to 4.

従って２１２＝４にワードなので、１Ｍワードのメモリ
を４にワードと１ブロツクとして２８＝２５６ブロノク
に分割し、その４にワード単位で外部からの論理アドレ
スとメモリの物理アドレスとの変換が可能となる。Therefore, since 212 = 4 words, the 1M word memory is divided into 28 = 256 blocks, with 4 words and 1 block, and it is possible to convert the logical address from the outside and the physical address of the memory in units of 4 words. Become.

今、１層についてのみ着目すると、第５図のように実際
の物理メモリに＋Ｘ、ＡのデータをＡ１＋Ａ２に分割し
て不連続なアドレス空間に格納されていても、４にワー
ド単位でアドレス変換することで、外部デバイスから見
た論理アドレスを第５図のように連続にすることが可能
である。Now, focusing only on the first layer, even if the data of +X and A is divided into A1 + A2 in the actual physical memory and stored in discontinuous address spaces as shown in Figure 5, the address is converted to 4 in word units. By doing so, it is possible to make the logical addresses seen from the external device continuous as shown in FIG.

このアドレス変換は９図示しない計算機出力によりアド
レス変換テーブル６．７，８．９を書き換えることによ
り、自由に、かつ高速に行うことが可能である。すなわ
ちダイナミックアロケーション（動的割付け）と効果的
に行うことができる。This address conversion can be performed freely and at high speed by rewriting address conversion tables 6.7 and 8.9 using computer output (not shown). In other words, it can be effectively performed with dynamic allocation.

例として、従来技術の説明で例示した問題点について考
えてみると、＄６図に示すような論理アドレスと物理ア
ドレスの対応を変換テーブルに登録すれば、物理メモリ
空間内でデータが不連続であってもメモリ容量さえ十分
であれば。As an example, considering the problem exemplified in the explanation of the conventional technology, if the correspondence between logical addresses and physical addresses as shown in Figure 6 is registered in the conversion table, data will be discontinuous in the physical memory space. Even if there is, as long as there is enough memory capacity.

特にメモリ内のデータの書き換え等を行なうことなく、
見かけ上の論理アドレスを第６図のように連続かつ奥行
き方向に同一アドレスとすることが可能である。In particular, without rewriting data in memory, etc.
It is possible to make the apparent logical addresses continuous and the same in the depth direction as shown in FIG.

（発明の効果） 以上説明したように１本発明によれば、論理アドレス空
間内にブロック単位で自由に物理メモリのアロケーショ
ンが可能となり、異なる大きさ及び異なる奥行き情報を
持つ画像データの格納消去を繰り返したときでも、限ら
れた容量の画像メモリを有効に使うことが可能となる利
点がある。(Effects of the Invention) As explained above, according to the present invention, physical memory can be freely allocated in block units within a logical address space, and image data having different sizes and depth information can be stored and deleted. There is an advantage that the limited capacity of the image memory can be used effectively even when the process is repeated.

また、ソフトウェアの処理時間の短縮により。Also, due to the reduction in software processing time.

装置全体のパフォーマンスを向上させる効果がある。This has the effect of improving the performance of the entire device.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図、第２図、第３図はメモリ空間への画像データの
貼り付けを示した図、第４図に本発明の一実施例のブロ
ック構成図。 第５図、第６図は物理アドレスと論理アドレスの対応を
示す図である。 １〜４・・画像メモリブレーン、６〜９・・・アドレス
変換テーブル。FIGS. 1, 2, and 3 are diagrams showing pasting of image data into a memory space, and FIG. 4 is a block diagram of an embodiment of the present invention. FIGS. 5 and 6 are diagrams showing the correspondence between physical addresses and logical addresses. 1 to 4: Image memory brain, 6 to 9: Address conversion table.

Claims (1)

【特許請求の範囲】[Claims] 奥行き方向に複数の層のメモリで構成された画像メモリ
装置において、各層のメモリ毎にアドレス変換テーブル
を設け、かつ該アドレス変換テーブルの内容を計算機出
力により書き換えることにより各層毎にメモリのアドレ
ス空間内にブロック単位で自由に物理メモリのアロケー
ションが可能な如く構成して、種々の容量の異なる画像
データの格納及び消去の際に前記物理メモリに対しダイ
ナミックアロケーションを行うことを特徴とする画像メ
モリ装置におけるメモリ管理方式。In an image memory device configured with multiple layers of memory in the depth direction, an address conversion table is provided for each layer of memory, and the contents of the address conversion table are rewritten by computer output, so that the address space of the memory can be changed for each layer. An image memory device characterized in that the image memory device is configured such that physical memory can be freely allocated on a block-by-block basis, and dynamic allocation is performed on the physical memory when storing and erasing image data of various capacities. Memory management method.