JPS63314899A - 表面実装部品用シ−ルドパッケ−ジ - Google Patents

表面実装部品用シ−ルドパッケ−ジ

Info

Publication number
JPS63314899A
JPS63314899A JP62151589A JP15158987A JPS63314899A JP S63314899 A JPS63314899 A JP S63314899A JP 62151589 A JP62151589 A JP 62151589A JP 15158987 A JP15158987 A JP 15158987A JP S63314899 A JPS63314899 A JP S63314899A
Authority
JP
Japan
Prior art keywords
cap
wiring board
printed wiring
pattern
surface mount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62151589A
Other languages
English (en)
Other versions
JPH0815236B2 (ja
Inventor
Shinji Takahashi
伸治 高橋
Kimitaka Hirabayashi
平林 公隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP62151589A priority Critical patent/JPH0815236B2/ja
Publication of JPS63314899A publication Critical patent/JPS63314899A/ja
Publication of JPH0815236B2 publication Critical patent/JPH0815236B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は電子部品パッケージに関するもので。
特にその]―而側に表面実装用部品を搭載し、その下側
から突出する導体ビンによって他の基板等に実装するた
めの表面実装部品用パッケージであって、その中に形成
される電子回路を電磁波ノイズからシールドしまた内部
の電子回路の電磁波ノイズをシールドする表面実装部品
用パッケージに関するものである。
(従来の技術) 近年の電子回路技術の発達により、所、潰′ト導体素子
等の電子部品の集積度は相当品度になってきている。こ
のため自動型、産業用機器等においても種々の°電子機
器が搭載され、また電子部品の動作も高速になってきて
いる。このため、産業用機器に設置される電子機器にお
いては、安全上、機器外部の電磁波ノイズの影テをうけ
ないよう確実にシールドする必要がある。
また、デジタル回路とアナログ回路もマイクロコンピュ
ータ−やセンサー技術の発達に伴い混在してより高度な
動作をするようになってきたが、特にアナログ回路は他
の電子回路よりの干渉を受は易いので、アナログ回路は
勿論、デジタル回路についてもシールドを行なって、他
の回路に干渉をおこさないようにする必要がある。
そこで、従来においては、シールド用の金属製の箱内に
各電子機器を設置したり、また電子機器の各回路を金属
板で形成したブロック内に設けることによりシールドし
、さらに電源部、デジタル回路、アナログ回路等もお互
いにできるだけ離れて配置するようにしていた。ところ
か、従来の方法ではシールド用の金属製の箱や金属板の
体積、重1.′Tがかさみ、また目的とするプリント配
線板ごとに専用のシールド板か必要となってしまった。
また、同一プリント配線板上でアナログ回路とデジタル
回路を隣あわせるように配置し省スペース化を達成する
ことが困難であった。さらに、ただキャップのみを表面
実装部品用パッケージにのせるだけでは、完全なシール
ド効果をあげることは困難であった。
(本発明が解決しようとする問題点) 本発明は、以Fのような実状に鑑みてなされたもので、
その解決しようとする問題点は、電子部品を実装する従
来技術における電磁シールド化の不足である。
そして、本発明の目的とするところは、簡単な構成であ
って従来技術を充分利用・発展させることができ、しか
も必要な電磁シールドが可能な表面”36 ’A部品用
シールドパッケージを提供することにある。
すなわち、本発明の目的は、電磁シールド化を可婆とし
た表面実装部品用シールドパッケージを用いてデジタル
回路、アナログ回路の混在を可能とし、さらに電磁波ノ
イズの大きい悪環境のもとても高い信頼性のある汎用性
の高い表面実装部品用シールドパッケージを簡易に実現
することである。
(問題点を解決するための手段) 以上の問題点を解決するために本発明か採った1段は、
実施例に対応する第1図〜第3図を参照して説11する
と、 「表面側に表面実装などによって実装された電子部Wと
、裏面側に他の基板に接続するための導体ピン及び電源
に接続されたシールドパターンを有する多層プリント配
線板もしくは両面プリント配線板に金属性材本糧を使用
した対重及びシールド用のキャップをi!置した表面実
装部品用パッケージにおいて、 この多層プリント配線板もしくは両面プリント配線板の
表面側にプリントP1!、線板の電源ラインと電気的に
接続され、かつキャップを載置するプリント配線板の当
該部分に導体回路を囲むように形成されたキャップ接続
用の導体パターンをもち、さらに前記キャップ接続用導
体パターンにキャップを半田付けする際の空気逃げ用の
切り欠きか形成されており、このキャップ接続用導体パ
ターンによって、プリント配線板の電源ラインとプリン
ト配線板の−LにaXされるキャップとが電気的に接続
されて成ることを特徴とする表面実装部品用シールドパ
ッケージ」である。
次に、本発明を、図面に示した具体例に基づいて詳細に
説明する。
第1図は、本発明に係る表面実装部品用シールトパッケ
ージ(100)に表面実装用部品(40)を実装した状
態の斜視図が示してあり、この表面実装部品用シールド
パッケージ(100)は、多層プリント配線板(1)と
導体ビン(33)、表面実装用部品(40)、及び封止
用またはシールド用のキヤ・ツブ(50)によって構成
されている。第2図及び第3 [gは第1図の部分拡大
断面図及び部分拡大斜視図である。このうち多層プリン
ト配線板(1)の表面側には、多層プリント配線板(1
)の電源ラインである内層導体(61)(62)と電気
的に接続したスルーホール(12)及びキャップ接続用
導体パターンが設けられている。
一方、キャップ(50)は金属製材料でつくられており
、多層プリント配線板の表面を完全に覆うように作られ
ている。そして、多層プリント配線板(1)にキャップ
(50)を取付ける際に、キャップ接続用導体パターン
に設けられている空気抜き用切り欠き(23)によって
キャップ(50)内の空気ぬきを行ない、キャップ(5
0)の端部と接続用導体パターンを半[1付け(53)
 L/、キャップ(5o)と接続用導体パターンを電気
的に接続する。
(発明の作用) 本発明が以とのような手段を採ることによって以下のよ
うな作用がある。
すなわら、本発明に係る表面実装部品用シールドパッケ
ージ(100)にあっては、第1図に示すように、多層
プリント配線板(1)の表面に接続用導体パターン(2
2)が設けられており、この接続用導体パターン(22
)が多層プリント配線板(1)の内層導体(61)(6
2)に電気的に接続されている。
そして、この多層プリント配線板の表面を覆うようにシ
ールドキャップが形成されており、このシールドキャッ
プと前記接続用導体パターンとを電気的に接続すること
で、シールド用のキャップ(50)と多層プリント配線
板(1)の内層導体(61)(62)とを電気的に接続
させている。
よって、本発明に係る表面実装部品用シールドパッケー
ジは、電子回路が第2図に示される如く、多層プリント
配線板の電源ラインである内層導体(61)(62)と
、それに電気的に接続された金属製材料を使用したキャ
ップ(50)とで囲まれた構造を有しているため、外部
よりこの電子回路ブロック・\の電磁波ノイズの侵入や
、この電子回路ブロックから外部への電磁波ノイズの放
射を防ぐことか出来る6 また、プリント配線板の表面全周に接続用導体パターン
が、形成されているため、両面プリント配線板をもちい
ても、良好なシールド効果が得られる。
さらに、キャップ(50)を固定する際に、キャップ接
続用導体パターンに設けられている空気抜き用切り欠き
(23)によつ゛Cキャップ内の空気ぬきを行い、キャ
ップの端部と接続用導体パターンを半田付けを行なえば
、を田印刷りフローのような方法を行なっても内部の空
気の膨張によってキャップ(50)の位置かずれること
はなく、このキャップ(50)の固定を容易にする。
さらに、金属性キャップとキャップ接続用導体パターン
(22)に設けられている空気抜き用切り欠き(23)
を、キャップ(50)内の空気ぬきを行なったのちに’
F’Un付けしてJ4することにより12吋1F性eも
向」ニさせることができる。
(実施例J 次に、本発明を図面に示した実施例に基づいて詳細に説
明する。
実施例1 板厚 1.1mmのガラス−エポキシ銅張積層板(両面
銅箔70ルm)に、通常のサブトラクティブ法にて内層
導体回路(61)(62)を形成した後、ガラス−エポ
キシプリプレグ(0,2mm厚)を用いて厚み18ルm
の銅垣をプレス法により張り合せ多層基板を形成した。
さらに、この多層基板に第1スルーホール(12)を形
成するための貫通穴と第2スルーホール(32)を形成
するための未i通人を設け、スルーホール及び外装導体
回路(11)(31)の形成を行なった後、キャップ接
続用導体パターンに設けられている空気抜き用切り欠き
(23)を有した多層プリント配線板(1)を形成した
。なお、切り欠き(23)は内層導体回路(51)([
12)の電源ラインに導通がとられるように設計しであ
る。そして、この多層プリント配線板(1)の第2スル
ーホール(32)に半[ロメッキを施したコバール製の
導体ビン(33)を高融点半田デイツプ法により固定し
て表面実装部品用シールドパッケージ(100)を製作
した。
この後、表面実装部品(40)を半導体素子接続部に半
田によって固定した。そしてニッケルメッキが行なわれ
た鋼板のシールド用キャップ(50)と多層プリント配
線板(1)のキャップ接続用導体パターンに設けられて
いる空気抜き用切り欠き(2コ)によってキャップ内の
空気ぬきを行い、キャップの端部と接続用導体・パター
ン(22)を半田(53)により電気的に接続した。さ
らに、金属性キャップとキャップ接続用導体パターン(
22)に設けられている空気抜き用切り欠き(23)を
空気ぬきを行なったのち半田付けする。
このようにして多層プリント配線板(1)の電源ライン
である内層導体(61)(62)とそれに電気的に接続
された金属製のキャップ(50)とて囲まれた構造のシ
ールド効果の高い第3図に示した表面実装部品用シール
ドパタ−ンが得られた。
実施例2 板厚1.1mmのガラス−トリアジン銅張積層板(両面
銅箔70gm)に、通常のサブトラクティブ法にて内層
導体回路(61)(62)を形成した後、ガラス−トリ
アジンプリプレグ(0,2璽寵厚)を用いて厚み18p
mの銅氾をプレス法により張り合わせ多層基板(1)を
形成した。
さらに、この多層基板に第1スルーホール(12)を形
成するための4通穴と第2スルーホール(32)を形成
するための未貫通穴を設け、スルーホール及び外装導体
回路(11031)の形成を行った後、キャップ接続用
導体パターンに設けられている空気抜き用切り欠き(2
3)を有した多層プリント配電板(1)を形成した。な
お、キャップ接続用パターンは内層導体回路(61)(
62)の電源ラインに導通がとられるように設計しであ
る。そして、この多層プリント配線板(1)の第2スル
ーホール(32)にニッケル/金メッキを施したりん青
銅製の導体ビン(33)を半田付けにより固定して表面
実装部品用シールドパッケージ(100)を製作した。
この後、表面実装部品(40)を半導体素子接続部に半
田によって固定した。そして金属製のキャップ(50)
を、多層プリント配線板(1)のキャップ接続用導体パ
ターン(22)に設けられている空気抜き用切り欠@ 
(2:l)を空気ぬきを行なったのち半田付け(53)
でn+[−する。
このようにして多層プリント配線板(1)の電源ライン
である内層導体(st)(sz)とそれに電気的に接続
されためっきか施されたプラスチック製のキャップ(5
0)とで囲まれた構造のシールド効果の高い第5図に示
した表面実装部品用シールド用パッケージか得られた。
(発明の効果) 以上詳述した通り本発明に係る表面実装部品用シールド
パッケージ(100)にあっては、ヒ記実施例に示した
如く、 「表面側に表面実装などによって実装された電子部品と
、裏面側に他の基板に接続するための導体ビン及び電源
に接続されたシールドパターンを有する多層プリント配
線板も−しくは両面プリント配線板に金属性材料を使用
した封1F及びシールド用のキャップを−F装置した表
面実装部品用パッケージにおいて、 この多層プリント配線板もしくは両面プリント配線板の
表面側にプリント配線板の電源ラインと′ik気的に接
続され、かつキャップを載置するプリント配線板の当該
部分に導体回路を囲むように形成されたキャップ接続用
の導体パターンをもち、さらに前記キャップ接続用導体
パターンにキャップな゛ト用材けする際の空気逃げ川の
切り欠きが形成されCおり、このキャップ接続用導体パ
ターンによって、プリント配線板の電源ラインとプリン
ト配線板の−Fに載置されるキャップとか電気的に接続
されて成ること」にその構成、Hの特徴があり、これに
より簡単な構成てあって従来の問題点を解決した表面実
装部品用シールドパッケージ(100)を提供すること
ができるのである。
すなわち、本発明に係る表面実装部品用シールドパ・ン
ケージ(100)にあっては、電磁波ノイズに敏感な回
路、電磁波ノイズを出し放射しやすい高周波数回路を局
所的にX蔽またはアイソレート化し、回路動作を安定化
させることにより電子回路の信頼製を向にさせることか
出来るとともに、実装回路を小型化できるのである。さ
らに耐水性、耐候性の向−ヒも実現することがてきる。
さらに、本発明による方法を採れば、半田印刷・リフロ
ーのような方法を行なってもりフローの加熱によりキャ
ップ内の空気か膨張し、キャップがその空気圧により爆
発的にはずれてキャップの位置がずれることなくキャッ
プ(50)の固定を容易にし刃出“性士も向上させるこ
とかできるのである。
【図面の簡単な説明】
第1図は、本発明に係る表面実装部品用シールドパッケ
ージの表面実装用部品を実装した状態の斜視図、第2図
は第1図に示したこの表面部品用シールドパッケージの
構成を概略的に示す部分拡大断面図、第3図は第1図に
示した表面実装部品用シールドパッケージの切り欠き部
の構成を概略的に示す斜視図である。 符号の説明 ■・・・多層プリント配線板、10−・・第13板、l
 1−・・ラント部、12−・・第1スルーホール、2
0・・・絶縁層、22−・・接続用導体パターン、23
−・・切り欠き部、30−・−第2基板、31・・・ラ
ンド部、32−・・第2スルーホール、33−・・導体
ピン、:14−・・半田、40−・・表面実装用部品、
41・・・リード、43−・・半田、SO−・・キャッ
プ、5I・・・窪み、53・・・半田、61・・・内層
導体、62・・・内層導体、ton−・・表面実装部品
用シールドパッケージ。 以   上

Claims (1)

  1. 【特許請求の範囲】 表面側に表面実装などによって実装された電子部品と、
    裏面側に他の基板に接続するための導体ピン及び電源に
    接続されたシールドパターンを有する多層プリント配線
    板もしくは両面プリント配線板に金属性材料を使用した
    封止及びシールド用のキャップを載置した表面実装部品
    用パッケージにおいて、 この多層プリント配線板もしくは両面プリント配線板の
    表面側にプリント配線板の電源ラインと電気的に接続さ
    れ、かつキャップを載置するプリント配線板の当該部分
    に導体回路を囲むように形成されたキャップ接続用の導
    体パターンをもち、さらに前記キャップ接続用導体パタ
    ーンにキャップを半田付けする際の空気逃げ用の切り欠
    きが形成されており、このキャップ接続用導体パターン
    によって、プリント配線板の電源ラインとプリント配線
    板の上に載置されるキャップとが電気的に接続されて成
    ることを特徴とする表面実装部品用シールドパツケージ
JP62151589A 1987-06-18 1987-06-18 表面実装部品用シ−ルドパッケ−ジ Expired - Lifetime JPH0815236B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62151589A JPH0815236B2 (ja) 1987-06-18 1987-06-18 表面実装部品用シ−ルドパッケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62151589A JPH0815236B2 (ja) 1987-06-18 1987-06-18 表面実装部品用シ−ルドパッケ−ジ

Publications (2)

Publication Number Publication Date
JPS63314899A true JPS63314899A (ja) 1988-12-22
JPH0815236B2 JPH0815236B2 (ja) 1996-02-14

Family

ID=15521819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62151589A Expired - Lifetime JPH0815236B2 (ja) 1987-06-18 1987-06-18 表面実装部品用シ−ルドパッケ−ジ

Country Status (1)

Country Link
JP (1) JPH0815236B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362595A (ja) * 1989-07-31 1991-03-18 Nec Corp 電子装置のシールド構造
JP2001083174A (ja) * 1999-09-14 2001-03-30 Matsushita Electric Ind Co Ltd 加速度センサ
JP2006120940A (ja) * 2004-10-22 2006-05-11 Sharp Corp 電子部品実装基板、加熱装置及びシールドケース装着方法
JP2009088754A (ja) * 2007-09-28 2009-04-23 Sharp Corp 高周波モジュール及びそれを用いた通信装置
WO2012063682A1 (ja) * 2010-11-08 2012-05-18 株式会社村田製作所 金属ケース付き回路モジュール、金属ケース付き回路モジュール集合体、および金属ケース付き回路モジュールの製造方法
JP2021019134A (ja) * 2019-07-22 2021-02-15 アルプスアルパイン株式会社 電子回路モジュール

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5375311B2 (ja) 2009-04-28 2013-12-25 オムロン株式会社 電子部品実装装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362595A (ja) * 1989-07-31 1991-03-18 Nec Corp 電子装置のシールド構造
JP2001083174A (ja) * 1999-09-14 2001-03-30 Matsushita Electric Ind Co Ltd 加速度センサ
JP2006120940A (ja) * 2004-10-22 2006-05-11 Sharp Corp 電子部品実装基板、加熱装置及びシールドケース装着方法
JP2009088754A (ja) * 2007-09-28 2009-04-23 Sharp Corp 高周波モジュール及びそれを用いた通信装置
WO2012063682A1 (ja) * 2010-11-08 2012-05-18 株式会社村田製作所 金属ケース付き回路モジュール、金属ケース付き回路モジュール集合体、および金属ケース付き回路モジュールの製造方法
JP5348442B2 (ja) * 2010-11-08 2013-11-20 株式会社村田製作所 金属ケース付き回路モジュール、金属ケース付き回路モジュール集合体、および金属ケース付き回路モジュールの製造方法
JP2021019134A (ja) * 2019-07-22 2021-02-15 アルプスアルパイン株式会社 電子回路モジュール

Also Published As

Publication number Publication date
JPH0815236B2 (ja) 1996-02-14

Similar Documents

Publication Publication Date Title
US5030800A (en) Printed wiring board with an electronic wave shielding layer
US5459639A (en) Printed circuit board assembly having high heat radiation property
JP2010067989A (ja) モジュール部品
JPH07193187A (ja) 同一平面ヒ−トシンクおよび電気コンタクトを有する電子デバイス
JPH08250890A (ja) 混成集積回路装置
US5124884A (en) Electronic part mounting board and method of manufacturing the same
JPS63314899A (ja) 表面実装部品用シ−ルドパッケ−ジ
JPS63284898A (ja) 表面実装部品用シ−ルドパッケ−ジ
JPH01135099A (ja) 電子回路パッケージ
JP2793824B2 (ja) 電子回路基板
JPH01145891A (ja) ハンダバンプ付き回路基板の製造方法
JP3627635B2 (ja) プリント配線板およびそれを使用した電子部品ケース
JPH0775279B2 (ja) 半導体装置
JPH07307533A (ja) プリント配線基板
KR20040061604A (ko) E-bga 인쇄회로기판의 공동 내벽을 도금하는 방법
US20080158834A1 (en) Module
JPH11238993A (ja) 部品実装プリント基板及び部品実装プリント基板の実装方法
JP2001242795A (ja) Led表示装置およびled情報表示板
JPH0336796A (ja) 表面実装部品用シールドプリント配線板
JP4147436B2 (ja) ヒートシンクを挟んだ基板の接続方法と装置
JPH05136593A (ja) シールド構造
JP2970075B2 (ja) チップキャリヤ
JPS63314898A (ja) 表面実装部品用シ−ルドパッケ−ジ
JPH1051094A (ja) プリント配線板及びその製造方法
JPS63283051A (ja) 混成集積回路装置用基板