JPS6330000A - 回路基板最適抵抗実装方法 - Google Patents

回路基板最適抵抗実装方法

Info

Publication number
JPS6330000A
JPS6330000A JP61173035A JP17303586A JPS6330000A JP S6330000 A JPS6330000 A JP S6330000A JP 61173035 A JP61173035 A JP 61173035A JP 17303586 A JP17303586 A JP 17303586A JP S6330000 A JPS6330000 A JP S6330000A
Authority
JP
Japan
Prior art keywords
resistor
chip
circuit board
resistance
mounting machine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61173035A
Other languages
English (en)
Inventor
宏之 岡本
義文 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61173035A priority Critical patent/JPS6330000A/ja
Publication of JPS6330000A publication Critical patent/JPS6330000A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は回路基板最適抵抗実装方法に関するもので、電
子回路基板をチップ抵抗実装機と機能を調整測定機を利
用して製造するのに利用される。
従来の技術 従来は回路上で調整の必要な箇所は半固定抵抗器を後付
けして、調整工程で人あるいは機械で調整している。
また印刷抵抗やチップ抵抗を実装し、レーザートリミン
グ装置等を用いて機能トリミングを行うこともされてい
る。
発明が解決しようとする問題点 前記従来技術の前者では半固定抵抗の実装という異形部
品である半固定抵抗の実装工程が必要であり、かつ調整
後の特性の安定性に不安がある。
また後者では調整すべき抵抗も他の抵抗と一括して印刷
実装するため調整工数だけであり、調整後は固定抵抗と
なるため特性も安定しているが、調整にレーザートリミ
ング装置を用いるため設備コストが高くなる。
問題点を解決するための手段 本発明は前記問題点を解決するために、第1の発明とし
て機能調整箇所のある回路基板の調整すべき抵抗の定数
を求める機能調整測定器と、抵抗値を各レンジごとに所
要種類□の2チツプ抵抗器のストックを備えたチップ抵
抗実装機と、前記機能調整測定器およびチップ抵抗実装
機を管理する制御装置とを利用し、前記機能調整測定器
からの出力を、前記制御装置に受けることにより必要な
チップ抵抗器の組合せを選択してそれを前記チップ抵抗
実装機に指示し、前記選択したテップ抵抗器を回路基板
に実装することを特徴とするものである。
また第2の発明は、第1の発明に対し、制御装置が選択
したチップ抵抗器の組合せを前記チップ抵抗実装機に指
示するのに、その指示される抵抗器の実際の値を前記抵
抗測定器により測定させて、その値を前記制御装置にフ
ィードバックさせ、次に実装すべき抵抗器の補正を行い
ながら抵抗の組合せを行い、この補正後の組合せに基く
抵抗器を前記チップ抵抗実装機により回路基板に実装さ
せることを特徴とするものである。
作  用 第1の発明では機能調整箇所のある回路基板の調整すべ
き抵抗の定数を機能調整測定器によって求め、このデー
タを制御装置に受けることにより必要なチップ抵抗器の
組合せを選択することができる。
この選択はチップ抵抗実装機に指示し、選択通りのチッ
プ抵抗器をストック分からピックアップし回路基板に実
装させるものであり、回路基板や個々に最適な抵抗器を
トリミングなしに実装することができる。
第2の発明では、ストックしたチップ抵抗器のうち選択
した組合せに係る指示抵抗器の実際の値を抵抗測定器に
より測定するようにし、この測定値を制御装置にフィー
ドバックさせて次に実装すべき抵抗器の補正を行い、こ
の補正しながら選択した組合せに基くチップ抵抗器を回
路基板に実装するもので、ストックしたチップ抵抗器の
誤差をもトリミングなしに配慮してさらに適正な抵抗器
を実装することができる。
実施例 本発明の第1図から第4図に示す実施例について説明す
れば、第1図に概略を示すように回路基板Pの搬送ライ
ン4において、チップ抵抗実装機3の前に被測定回路基
板の最適機能調整時の定数を測定する機能調整測定器2
を設置し、この機能調整測定器2により測定されたデー
ターを制御装置1に受けて被測定基板に実装するチップ
抵抗器の定数の組合せを選択し、これをチップ抵抗実装
機3に指示し、前記選択にかかるチップ抵抗器を回路基
板Pに実装させるようにする。ここで、チップ抵抗実装
機3には必要種類のチップ抵抗器をストックしておき、
前記選択指令に応じてピックアップし実装するようにす
る。
なお1つの調整すべき抵抗R(第2図)を、1つの抵抗
器で構成せず第2図の様に複数のレンジの異なる抵抗器
R1,R2,R3を直列に接続して構成することで各種
抵抗値を合成して選択使用すると、トリミングを行わず
に調整を行うことができ好都合である。
さらに前記チップ抵抗実装機が各レンジごとに等間隔に
10分割したストックを持つようにすれば、前記制御装
置から指示される値の十進表現の各ケタ知相する抵抗器
を選ぶことができる。つまシ最適抵抗値が123にΩな
らば、1ooKΩと20 KQと3にΩに分割できる。
この様に実装するためには被実装回路基板Pの回路パタ
ーンも複数のチップ抵抗器を実装できる様になっている
必要がある 又チップ抵抗実装機3には、抵抗測定器を内蔵しておき
、実際に実装する抵抗値の実際の値を測定して不良判定
を行うほか、測定データを前記制御装置1に帰すことで
、次に実装すべき抵抗器の補正を行いながら抵抗の組合
せを行い、この補正後の組合せに基く抵抗器をチップ抵
抗実装機3により回路基板Pに実装させることができる
これを具体的に説明すると、抵抗値Rをn個の抵抗で構
成するとすると、 ■ R= Σ rK     rK>rK+1に=1 であるが、実際には各抵抗は誤差εKを有している。
■ gK=rK rK   rKは実測データこの誤差
εKを1番目に選択したチップ抵抗につき実測し、その
ときの誤差εKを用いて次のrK+1 を補正し”K+
、をrK+1 の代りに用いる。
■ ”K11= rK+1 ” ’に この手法を繰返しながら必要数のチップ抵抗器を組合せ
て実装させ、所要抵抗値を得る。第3図はこのような手
法のアルゴリズムを表わしている。
チップ抵抗の誤差が10%以下であれば、ε1はHの1
0分の1以下であり、ε2は1%以下、ε3は0.1%
以下が期待できる。
上記のような方法によって基板組立後に調整工程を設け
ることなく、かつレーザートリミング装置等の高価な設
備を使用しなくても高精度の回路機能の調整ができる。
また調整後の抵抗は固定抵抗であるため製品としての安
定性もよい。
本発明の方法ではチップ抵抗器を多種類ストックしてお
く必要があるが、回路の設計段階で調整用の抵抗の範囲
を制限しておくことで必要な抵抗器の種類を少なくでき
る。
またストックする抵抗器の値が多種類であれば、多品種
の製品を製造する場合に対応できる。
第4図に前記方法を実施するための具体的装置の一例を
示している。
この例ではローダ−7から基板Pが供給され、機能調整
測定器2で測定したデータから制御装置1が基板Pごと
の実装抵抗の組合を決定する。これに併せチップ抵抗実
装機3に備える抵抗ストッカー8が移動し実装機3のロ
ータリマウントヘッド9が前記決定された組合せに係る
抵抗をストッカー8から取り出し、抵抗計測プローブ1
4付き 。
の位置規正部10に一旦移しチップ抵抗値を測定する。
この測定値は制御装#1にフィードバックし、不良チッ
プの処理や次に取り出す抵抗の指示値の補正を行う。そ
の間に前記基板Pをローダ−7からテーブル11に移動
させて、実装のための位置決めをする。位置規正部10
のチップ抵抗を再び取り出し、テーブル11上の基板P
に実装する。
以降テーブル移動、チップ抵抗域シ出し、抵抗値測定、
実装をくり返し、全抵抗の実装終了時に基板pHテーブ
ル11上からアンローダ12に移され搬出される。
発明の効果 本発明は前記構成および作用を有するので、レーザート
リミング装置等を用いずにチップ抵抗実装機と測定器を
組合せて機能調整を行うことができるため設備コストを
少なくできる。
特に第2の発明では実装する抵抗器の実測誤差をも配慮
したさらに適正な抵抗器の実装が行える。
【図面の簡単な説明】
第1図は本発明を実施する装置の概略図、第夛図は調整
すべき抵抗Rを、3つの抵抗(R1,R2゜R3)の組
合せにして用いることを示している説明図、第3図は上
記抵抗を実装していくときの抵抗値の補正のフローチャ
ート、第4図は本発明を実施する装置の具体例を示す平
面図である。 1・・・・・・制御装置、2・・・・・・機能調整測定
器、3・・・・・・チップ抵抗実装機、14・・・・・
抵抗計測プローブ、P・・・・・・回路基板。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名1−
ルj御S1 第2図 R Rt> R2> R3

Claims (2)

    【特許請求の範囲】
  1. (1)機能調整箇所のある回路基板の調整すべき抵抗の
    定数を求める機能調整測定器と、抵抗値の異なるチップ
    抵抗器のストックを備えたチップ抵抗実装機と、前記機
    能調整測定器およびチップ抵抗実装機を管理する制御装
    置とを利用し、前記機能調製測定器からの出力を前記制
    御装置に受けることにより必要なチップ抵抗器の組合せ
    を選択してそれを前記チップ抵抗実装機に指示し、前記
    選択したチップ抵抗器を回路基板に実装することを特徴
    とする回路基板最適抵抗実装方法。
  2. (2)機能調整箇所のある回路基板の調整すべき抵抗の
    定数を求める機能調整測定器と、抵抗値の異なるチップ
    抵抗器のストックと抵抗測定器とを備えたチップ抵抗実
    装機と、前記機能調整測定器およびチップ抵抗実装機を
    管理する制御装置とを利用し、前記機能調整測定器から
    の出力を前記制御装置に受けることにより必要なチップ
    抵抗器の組合せを選択してそれを前記チップ抵抗実装機
    に指示するのにその指示される抵抗器の実際の値を前記
    抵抗測定器により測定させて、その値を前記制御装置に
    フィードバックさせ、次に実装すべき抵抗器の補正を行
    いながら抵抗の組合せを行いこの補正後の組合せに基く
    抵抗器を前記チップ抵抗実装機により回路基板に実装さ
    せることを特徴とする回路基板最適抵抗実装方法。
JP61173035A 1986-07-23 1986-07-23 回路基板最適抵抗実装方法 Pending JPS6330000A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61173035A JPS6330000A (ja) 1986-07-23 1986-07-23 回路基板最適抵抗実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61173035A JPS6330000A (ja) 1986-07-23 1986-07-23 回路基板最適抵抗実装方法

Publications (1)

Publication Number Publication Date
JPS6330000A true JPS6330000A (ja) 1988-02-08

Family

ID=15952991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61173035A Pending JPS6330000A (ja) 1986-07-23 1986-07-23 回路基板最適抵抗実装方法

Country Status (1)

Country Link
JP (1) JPS6330000A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03272691A (ja) * 1990-03-22 1991-12-04 Tanabe Seiyaku Co Ltd 2―クロロ―3―ヒドロキシ―3―フエニルプロピオン酸エステル類の製法
JP2011155252A (ja) * 2009-12-23 2011-08-11 Biosense Webster (Israel) Ltd 回路組み立てのためのコンポーネント選択

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03272691A (ja) * 1990-03-22 1991-12-04 Tanabe Seiyaku Co Ltd 2―クロロ―3―ヒドロキシ―3―フエニルプロピオン酸エステル類の製法
JPH0779706B2 (ja) * 1990-03-22 1995-08-30 田辺製薬株式会社 2―クロロ―3―ヒドロキシ―3―フエニルプロピオン酸エステル類の製法
JP2011155252A (ja) * 2009-12-23 2011-08-11 Biosense Webster (Israel) Ltd 回路組み立てのためのコンポーネント選択

Similar Documents

Publication Publication Date Title
US5528825A (en) Method of manufacture of hybrid integrated circuit
JPS6330000A (ja) 回路基板最適抵抗実装方法
US5485115A (en) Impedance synthesizer
JP3628789B2 (ja) 半導体テストシステムの自動校正装置
JPS61166004A (ja) 電子回路調整方法
JPH02178961A (ja) 電子回路調整装置
JPH0126162B2 (ja)
JPS61253804A (ja) 抵抗体のトリミング方法
JPH09216338A (ja) 半田ペースト印刷装置および印刷方法
JPS61253802A (ja) 抵抗体のトリミング方法
JP3168771B2 (ja) 電子部品実装機
KR200159148Y1 (ko) 모듈화된 로드셀 보상장치
JPS5950503A (ja) 電気回路調整装置
JPH0448646A (ja) 混成厚膜集積回路とその機能調整方法
JPS61149872A (ja) 被調整ユニットの試験調整システム
JPH05347202A (ja) 電子部品及び電子部品の抵抗値調整方法
JPH0140516B2 (ja)
JPS58171846A (ja) 多数個取りハイブリツドic基板
JPH03150804A (ja) 電子回路調整装置
JPS5817648A (ja) 半導体装置の製造方法
JPH0567072B2 (ja)
JPS6027185A (ja) 混成集積回路基板の製造方法
JPH02194600A (ja) 電子部品の実装方法
JPH02163990A (ja) 混成集積回路装置
JPS60158651A (ja) 混成集積回路の製造方法