JPS63296522A - デジタル形信号発生装置 - Google Patents
デジタル形信号発生装置Info
- Publication number
- JPS63296522A JPS63296522A JP62132823A JP13282387A JPS63296522A JP S63296522 A JPS63296522 A JP S63296522A JP 62132823 A JP62132823 A JP 62132823A JP 13282387 A JP13282387 A JP 13282387A JP S63296522 A JPS63296522 A JP S63296522A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- waveform
- section
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 18
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 18
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、デジタル形信号発生装賃に関するものであり
、詳しくは、位相同期ループ(PLL)を用いた周波数
シンセサイザの改良に関するものである。
、詳しくは、位相同期ループ(PLL)を用いた周波数
シンセサイザの改良に関するものである。
(従来の技術)
周波数シンセサイザの一種に、位相同期ループを用いた
ものがある。
ものがある。
第3図は、従来のこのような装置の一例を示すブロック
図である。第3図において、1は周波数で1の信号を出
力する位相同期ループであり、周波数foの基準信号を
出力する基準発振器2.この基準発振器2から出力され
る基準信号の位相と分周回路3を介して加えられる周波
数f!の電圧制御発振器(VCO)4の出力信号の位相
を比較する位相比較11115.位相比較器5の出力信
号の低域成分を周波数制御信号として電圧制御発1辰器
4に加えるローパスフィルタ(LPF)6とで構成され
ている。7は周波数f2の信号を出力する固定発振器で
ある。8は位相同期ループ1の出力i波数f1と固定発
振器7の出力周波数f2を混合するミキサである。9は
ミキサ8の出力信号の低域成分子2−f、を出力するた
めのローパスフィルタである。
図である。第3図において、1は周波数で1の信号を出
力する位相同期ループであり、周波数foの基準信号を
出力する基準発振器2.この基準発振器2から出力され
る基準信号の位相と分周回路3を介して加えられる周波
数f!の電圧制御発振器(VCO)4の出力信号の位相
を比較する位相比較11115.位相比較器5の出力信
号の低域成分を周波数制御信号として電圧制御発1辰器
4に加えるローパスフィルタ(LPF)6とで構成され
ている。7は周波数f2の信号を出力する固定発振器で
ある。8は位相同期ループ1の出力i波数f1と固定発
振器7の出力周波数f2を混合するミキサである。9は
ミキサ8の出力信号の低域成分子2−f、を出力するた
めのローパスフィルタである。
このような構成において、例えばIHzステップで10
KI−1z〜100M HZの出力周波数を得るのにあ
たっては、foを10KH21,:設定し、flが50
0M HZ 〜599.99 M HZになるように電
圧制御発振器4の発擾周波数領域を設定するとともに分
周回路3の分周比を設定し、f2を600M HZに設
定する。そして、出力周波数は、分周回路3の分周比を
変えることによって調整することができる。
KI−1z〜100M HZの出力周波数を得るのにあ
たっては、foを10KH21,:設定し、flが50
0M HZ 〜599.99 M HZになるように電
圧制御発振器4の発擾周波数領域を設定するとともに分
周回路3の分周比を設定し、f2を600M HZに設
定する。そして、出力周波数は、分周回路3の分周比を
変えることによって調整することができる。
(発明が解決しようとする問題点)
しかし、このような従来の構成によれば、必要とする出
力周波数帯域の数倍の周波数を扱うことから、信号間の
干渉やスプリアスを小さくするためにシールドを厳重に
しなければならない。
力周波数帯域の数倍の周波数を扱うことから、信号間の
干渉やスプリアスを小さくするためにシールドを厳重に
しなければならない。
また、出力周波数を182分解能で設定するためには、
分周回路3の分周比として端数の値が設定できるように
工夫しなければならず、回路構成が複雑になる。
分周回路3の分周比として端数の値が設定できるように
工夫しなければならず、回路構成が複雑になる。
さらに、電圧制御発振器1の基準発振器2の出力信号と
固定発振器7の出力信号とを位相同期させておく必要が
ある。
固定発振器7の出力信号とを位相同期させておく必要が
ある。
本発明は、このような点に着目したものであって、その
目的は、比較的簡単な構成で、周波数精度の高い高周波
信号を高い周波数設定分解能で得ることができる装置を
提供することにある。
目的は、比較的簡単な構成で、周波数精度の高い高周波
信号を高い周波数設定分解能で得ることができる装置を
提供することにある。
(問題点を解決するための手段)
このような目的を達成する本発明のデジタル形信号発生
装置は、 所望周波数に応じて予め設定された単位アドレスデータ
に従って1/rの周波数分解能で波形メモリから読み出
される波形データを周波数fのアナログ信号波形に変換
して出力する波形合成部と、この波形合成部の出力信号
が基準信号として位相比較部に加えられるとともに電圧
制御発振器の出ツノ信号が1/Nに分周する分周器を介
して位相比較部に帰還され、N/rの周波数分解能で周
波数N−fの信号を出力する位相同期ループと、fこの
位相同期ループの出力信号を1/2ずつ順次分周する複
数の分周器よりなる分周部と、これら分周部の入出力信
号を所望周波数に応じて選択的に出力するマルチプレク
サと、所望周波数に応じて波形合成部に加えるアドレス
およびマルチプレクサの選択動作を制御する制御部、 とで構成されたことを特徴とする。
装置は、 所望周波数に応じて予め設定された単位アドレスデータ
に従って1/rの周波数分解能で波形メモリから読み出
される波形データを周波数fのアナログ信号波形に変換
して出力する波形合成部と、この波形合成部の出力信号
が基準信号として位相比較部に加えられるとともに電圧
制御発振器の出ツノ信号が1/Nに分周する分周器を介
して位相比較部に帰還され、N/rの周波数分解能で周
波数N−fの信号を出力する位相同期ループと、fこの
位相同期ループの出力信号を1/2ずつ順次分周する複
数の分周器よりなる分周部と、これら分周部の入出力信
号を所望周波数に応じて選択的に出力するマルチプレク
サと、所望周波数に応じて波形合成部に加えるアドレス
およびマルチプレクサの選択動作を制御する制御部、 とで構成されたことを特徴とする。
(実施例)
以下、図面を用いて本発明の実施例を詳細に説明する。
第1図は、本発明の一実施例を示すブロック図である。
第1図において、10は波形合成部である。この波形合
成部10は、一定周期のクロック信号を発生するクロッ
ク発生器11.外部から所望周波数に応じた単位位相量
に関連した単位アドレスデータが設定される加算器12
.クロック発生器11のクロック信号に同期して加算器
12がら出力されるアドレスデータをラッチしてラッチ
したアドレスデータを加算器12の他方の入力端子に加
えるとともに次段のメモリ(ROM)14I加えるラッ
チ13.このラッチ13から出力されるアドレスデータ
に従って所定の波形データを出力するメモリ14.メモ
リ14から出力される波形データをクロック発生器11
のクロック信号に同期してアナログ信号に変換するD/
A変換器15、このD/A変換器15から変換出力され
るアナログ信号の低域成分を出力するローパスフィルタ
16で構成されている。このように構成される波形合成
部10からは、所望周波数に応じて予め設定された単位
アドレスデータに従った1/rの周波数分解能を有する
周波数fのアナログ信号波形が変換出力されることにな
る。17は波形合成部10の出ツノ信号を基準信号とす
る位相同期ループである。この位相同期ループ17は、
波形合成部1oの出力信号の位相と分周器20を介して
加えられる電圧制御発振器(VCO)19の出力信号の
位相を比較する位相比較器211位相比較器21の出力
信号の低域成分を周波数制御信号として電圧制御発振器
19に加えるローパスフィ辰り(LPF)18とで構成
されている。このように構成される位相同期ループ17
からは、分周器2oの分周比をNとすると、N/rの周
波数分解能で周波数N−fの信号が出力されることにな
る。
成部10は、一定周期のクロック信号を発生するクロッ
ク発生器11.外部から所望周波数に応じた単位位相量
に関連した単位アドレスデータが設定される加算器12
.クロック発生器11のクロック信号に同期して加算器
12がら出力されるアドレスデータをラッチしてラッチ
したアドレスデータを加算器12の他方の入力端子に加
えるとともに次段のメモリ(ROM)14I加えるラッ
チ13.このラッチ13から出力されるアドレスデータ
に従って所定の波形データを出力するメモリ14.メモ
リ14から出力される波形データをクロック発生器11
のクロック信号に同期してアナログ信号に変換するD/
A変換器15、このD/A変換器15から変換出力され
るアナログ信号の低域成分を出力するローパスフィルタ
16で構成されている。このように構成される波形合成
部10からは、所望周波数に応じて予め設定された単位
アドレスデータに従った1/rの周波数分解能を有する
周波数fのアナログ信号波形が変換出力されることにな
る。17は波形合成部10の出ツノ信号を基準信号とす
る位相同期ループである。この位相同期ループ17は、
波形合成部1oの出力信号の位相と分周器20を介して
加えられる電圧制御発振器(VCO)19の出力信号の
位相を比較する位相比較器211位相比較器21の出力
信号の低域成分を周波数制御信号として電圧制御発振器
19に加えるローパスフィ辰り(LPF)18とで構成
されている。このように構成される位相同期ループ17
からは、分周器2oの分周比をNとすると、N/rの周
波数分解能で周波数N−fの信号が出力されることにな
る。
22は位相同期ループ17の出力信号を1/2ずつ順次
分周する複数の分周器d1〜d1よりなる分周部である
。23はこのような分周部22の出力信号を外部から加
えられる所望周波数に応じた制御信号に従って選択的に
出力するマルチプレクサである。24は波形合成部10
およびマルチプレクサ23を制御するための制御信号を
出力するあり御部である。
分周する複数の分周器d1〜d1よりなる分周部である
。23はこのような分周部22の出力信号を外部から加
えられる所望周波数に応じた制御信号に従って選択的に
出力するマルチプレクサである。24は波形合成部10
およびマルチプレクサ23を制御するための制御信号を
出力するあり御部である。
このように構成された装置の動作について説明する。
例えば、1Hz〜134M HZの信号を周波数分解能
1Hzで得るものとする。
1Hzで得るものとする。
この場合には、波形合成部10のクロック発生器11の
出力周波数を223トt z (8,388608MH
Z )に設定する。そして、波形合成部10の出力周波
数fを分解能1/r−1/2’ステツプで変化させるよ
うに加算器12に加える所望周波数に応じた単位位相量
に関連した単位アドレスデータを設定する。これにより
、波形合成部10の出力周波数では、220Hz (1
,048576MHz )〜2 ” ’ Hz (2,
0971552MHz >になる。この波形合成部10
の出力周波数fは、位相同期ループ17の位相比較器2
1に基準信号として加えられる。一方、位相同期ループ
17の分周器20の分周比NをN−64に設定する。こ
の結果、位相同期ループ17の電圧flIJ御発娠器1
9の出力周波数N−fは、分解能IHzステップで2”
Hz(67,108864M HZ )から22”
l−1z (134,2t7728 M !−1z )
の間を変化することになる。このような位相同期ループ
17の電圧制御発振器19の出力周波数N−fは、複数
の分周器d1〜d、よりなる分局部22に加えられて順
次1/2ずつ分周される。これにより、分周器d、の入
力信号S1の周波数は22TH2になって分周器d2の
入力信号S2の周波数は2” Hzになり、以下同様に
、分周器dTLの入力信号STLの周波数はi27−n
+ l Hzになり、分周器d1の出力信号S1や、
の周波数は227”n )、1 zになる。これら分周
部22の入出力信号81””ST1+1はマルチプレク
サ23に加えられる。そして、このマルチプレクサ23
は、制御部24から加えられる所望周波数に応じた制御
信号に従って分周部22の入出力信号81〜S’n+1
のいずれかを選択的に出力端子25に出力する。
出力周波数を223トt z (8,388608MH
Z )に設定する。そして、波形合成部10の出力周波
数fを分解能1/r−1/2’ステツプで変化させるよ
うに加算器12に加える所望周波数に応じた単位位相量
に関連した単位アドレスデータを設定する。これにより
、波形合成部10の出力周波数では、220Hz (1
,048576MHz )〜2 ” ’ Hz (2,
0971552MHz >になる。この波形合成部10
の出力周波数fは、位相同期ループ17の位相比較器2
1に基準信号として加えられる。一方、位相同期ループ
17の分周器20の分周比NをN−64に設定する。こ
の結果、位相同期ループ17の電圧flIJ御発娠器1
9の出力周波数N−fは、分解能IHzステップで2”
Hz(67,108864M HZ )から22”
l−1z (134,2t7728 M !−1z )
の間を変化することになる。このような位相同期ループ
17の電圧制御発振器19の出力周波数N−fは、複数
の分周器d1〜d、よりなる分局部22に加えられて順
次1/2ずつ分周される。これにより、分周器d、の入
力信号S1の周波数は22TH2になって分周器d2の
入力信号S2の周波数は2” Hzになり、以下同様に
、分周器dTLの入力信号STLの周波数はi27−n
+ l Hzになり、分周器d1の出力信号S1や、
の周波数は227”n )、1 zになる。これら分周
部22の入出力信号81””ST1+1はマルチプレク
サ23に加えられる。そして、このマルチプレクサ23
は、制御部24から加えられる所望周波数に応じた制御
信号に従って分周部22の入出力信号81〜S’n+1
のいずれかを選択的に出力端子25に出力する。
従って、分周部22を27個の1/2分周器で構成する
ことにより、20Hz (1Hz)から22’ Hz
(134,217728M Hz >までの周波数の信
号を182分解能で設定することができる。
ことにより、20Hz (1Hz)から22’ Hz
(134,217728M Hz >までの周波数の信
号を182分解能で設定することができる。
このように構成することにより、扱う周波数は所望周波
数と等しくなり、同一出力周波数で比較すると、従来よ
りもシールドの条件を緩和でき、低コスト化が図れる。
数と等しくなり、同一出力周波数で比較すると、従来よ
りもシールドの条件を緩和でき、低コスト化が図れる。
また、従来のような複雑な分周回路は不要になり、回路
構成の簡単化が図れる。
構成の簡単化が図れる。
また、回路の大部分を集積回路化でき、大幅な小型化が
可能であり、量産効果も期待できる。
可能であり、量産効果も期待できる。
なお、上記実施例では、位相同期ループ17の分周器2
0と分周部22を構成する分局器d1〜dlをそれぞれ
個別に設ける例を示したが、これら位相同期ループ17
の分周器20と分周部22を構成する分周器d、−’−
,−dnとを第2図に示すように共用してもよい。
0と分周部22を構成する分局器d1〜dlをそれぞれ
個別に設ける例を示したが、これら位相同期ループ17
の分周器20と分周部22を構成する分周器d、−’−
,−dnとを第2図に示すように共用してもよい。
また、上記実施例では、20H2から22 ’ Hzま
での周波数の信号を1Hz分解能で出力できる信号発生
装置の例を説明したが、周波数範囲および設定分解能は
適宜変更できるものであり、実施例に限るものではない
。
での周波数の信号を1Hz分解能で出力できる信号発生
装置の例を説明したが、周波数範囲および設定分解能は
適宜変更できるものであり、実施例に限るものではない
。
(発明の効果)
以上説明したように、本発明によれば、比較的簡単な構
成で、周波数精度の高い高周波信号を高い周波数設定分
解能で得ることができるデジタル形信@発生装置が実現
でき、実用上の効果は太きい。
成で、周波数精度の高い高周波信号を高い周波数設定分
解能で得ることができるデジタル形信@発生装置が実現
でき、実用上の効果は太きい。
第1図は本発明の一実施例を示すブロック図、第2図は
本発明の他の実施例の要部を示すプログツク図、第3図
は従来の装置の一例を示すブロック図である。 10・・・波形合成部、17・・・位相同期ループ、2
2・・・分周部、23・・・マルチプレクサ、24・・
・制御部。
本発明の他の実施例の要部を示すプログツク図、第3図
は従来の装置の一例を示すブロック図である。 10・・・波形合成部、17・・・位相同期ループ、2
2・・・分周部、23・・・マルチプレクサ、24・・
・制御部。
Claims (1)
- 【特許請求の範囲】 所望周波数に応じて予め設定された単位アドレスデータ
に従つて1/rの周波数分解能で波形メモリから読み出
される波形データを周波数fのアナログ信号波形に変換
して出力する波形合成部と、この波形合成部の出力信号
が基準信号として位相比較部に加えられるとともに電圧
制御発振器の出力信号が1/Nに分周する分周器を介し
て位相比較部に帰還され、N/rの周波数分解能で周波
数N・fの信号を出力する位相同期ループと、この位相
同期ループの出力信号を1/2ずつ順次分周する複数の
分周器よりなる分周部と、これら分周部の入出力信号を
所望周波数に応じて選択的に出力するマルチプレクサと
、 所望周波数に応じて波形合成部に加えるアドレスおよび
マルチプレクサの選択動作を制御する制御部、 とで構成されたことを特徴とするデジタル形信号発生装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62132823A JPH0783263B2 (ja) | 1987-05-28 | 1987-05-28 | デジタル形信号発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62132823A JPH0783263B2 (ja) | 1987-05-28 | 1987-05-28 | デジタル形信号発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63296522A true JPS63296522A (ja) | 1988-12-02 |
JPH0783263B2 JPH0783263B2 (ja) | 1995-09-06 |
Family
ID=15090388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62132823A Expired - Lifetime JPH0783263B2 (ja) | 1987-05-28 | 1987-05-28 | デジタル形信号発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0783263B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01151824A (ja) * | 1987-12-09 | 1989-06-14 | Aikomu Kk | 周波数シンセサイザー |
JPH0496489A (ja) * | 1990-08-09 | 1992-03-27 | Victor Co Of Japan Ltd | カラーバースト信号の特定位相にロックしたクロック信号の発生回路 |
JP2004356801A (ja) * | 2003-05-28 | 2004-12-16 | Mitsubishi Electric Corp | マルチバンド発振器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5529849U (ja) * | 1978-08-15 | 1980-02-26 | ||
JPS55147807A (en) * | 1979-05-07 | 1980-11-18 | Mitsubishi Electric Corp | Signal generator |
JPS59219027A (ja) * | 1983-05-27 | 1984-12-10 | Yaesu Musen Co Ltd | Pll回路 |
-
1987
- 1987-05-28 JP JP62132823A patent/JPH0783263B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5529849U (ja) * | 1978-08-15 | 1980-02-26 | ||
JPS55147807A (en) * | 1979-05-07 | 1980-11-18 | Mitsubishi Electric Corp | Signal generator |
JPS59219027A (ja) * | 1983-05-27 | 1984-12-10 | Yaesu Musen Co Ltd | Pll回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01151824A (ja) * | 1987-12-09 | 1989-06-14 | Aikomu Kk | 周波数シンセサイザー |
JPH0496489A (ja) * | 1990-08-09 | 1992-03-27 | Victor Co Of Japan Ltd | カラーバースト信号の特定位相にロックしたクロック信号の発生回路 |
JP2004356801A (ja) * | 2003-05-28 | 2004-12-16 | Mitsubishi Electric Corp | マルチバンド発振器 |
Also Published As
Publication number | Publication date |
---|---|
JPH0783263B2 (ja) | 1995-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4234929A (en) | Control device for a phase lock loop vernier frequency synthesizer | |
US5018170A (en) | Variable data rate clock synthesizer | |
US6114914A (en) | Fractional synthesis scheme for generating periodic signals | |
US4835491A (en) | Clock signal generation | |
JPH07202655A (ja) | クロック合成器 | |
JPH0795071A (ja) | 広帯域、低雑音の微細なステップの同調を行う位相ロックループ周波数シンセサイザ | |
US5831481A (en) | Phase lock loop circuit having a broad loop band and small step frequency | |
US5872487A (en) | Fast frequency switching synthesizer | |
US3546617A (en) | Digital frequency synthesizer | |
US3435367A (en) | Digitally controlled frequency synthesizer | |
US4488123A (en) | Frequency synthesizer | |
CN105227181B (zh) | 频率合成器电路 | |
US4626787A (en) | Application of the phaselock loop to frequency synthesis | |
JPS63296522A (ja) | デジタル形信号発生装置 | |
JPH11150421A (ja) | 周波数シンセサイザ | |
US4086544A (en) | Frequency synthesizer using phase locked loops | |
CA1062516A (en) | Apparatus for forming chord signal | |
JPH08274629A (ja) | ディジタルpll回路 | |
US4871981A (en) | Fast hopping microwave frequency synthesizer | |
US3838354A (en) | Frequency synthesizer having three control loops | |
EP0866560A1 (en) | Improved digital clock synthesizer | |
JPH0832350A (ja) | 周波数シンセサイザ | |
US3509483A (en) | Frequency synthesizer apparatus | |
CA2037159C (en) | Phase-locked loop type frequency synthesizer having improved loop response | |
JPS62146020A (ja) | Pll周波数シンセサイザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070906 Year of fee payment: 12 |