JPS63293618A - 遠隔リセット装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、機器を制御する複数の子機を一括監視制御す
る中央装置からの信号で子機をリセットする、遠隔リセ
ット装置に関するものである。

従来の技術 近年、コンピュータ技術の発展に伴い、ビルなどに分散
して設置された機器をマイクロコンピュータを応用した
子機により運転制御を行ない、これら複数の子機を中央
装置により一括監視制御することが多くなってきた。

第３図は従来の遠隔リセット装置を内蔵した子機の構成
を示すブロック図である。第３図において従来、子機２
のＣＰＵ２３が暴走すると、担当者が、子機の設置現場
へ赴き、子機内のリセット回路２６のリセットスイッチ
２６１を押して、ＣＰ　Ｕ　２．３ヘリセット信号を送
シ、子機２のリセットを行な？ていた。

発明が解決しようとする問題点 しかしながら、前記従来の子機のような構成では、子機
のＣＰＵが暴走すると必ず人手が必要となシ、また子機
の設置の際には、リセットスイッチを操作できるよう設
置しなければならないという制約が生じる問題点があっ
た。

本発明は、上記従来の問題点に留意し、簡易な構成で子
機のＣＰＵが暴走したときに、中央装置からの指令によ
り、子機の遠隔リセットを行なえる遠隔リセット装置を
提供することを目的とする−ものである。

問題点を解決するための手段 前記問題点を解決するため本発明は、分散設置され機器
の制御をおこなう複数の子機と、一括監視制御する中央
装置とを接続したデータ伝送線より分岐して接続され、
前記中央装置から前記子機へ送信する信号を常時受信す
る受信回路と、前記受信回路から出力する受信信号の該
当アドレス信号とリセット信号を検出して検出信号を出
力する信号検出回路と、前記信号検出回路の検出信号を
入力して、前記子機にリセット信号を出力する出力回路
とから構成したものである。

作　　用 上記構成により、中央装置と子機の間で通信される信号
を受信回路が常、時受信し、その信号を受信信号として
信号検出回路へ出力し、信号検出回路は入力される受信
信号の中から該当するアドレス信号とリセット信号とを
検出すると検出信号を出力回路に出力し、出力回路は検
出信号が入力されると、子機ヘリセット信号を出力して
、遠隔リセットが行なわれることとなる。

実施例 以下、本発明の一実施例について図面を参照しながら説
明する。

第１図は本発明の一実施例における遠隔リセット装置の
構成を示すブロック図である。第１図において、内部が
一般的なマイクロコンピュータと電子回路含む周辺部品
で構成された子機２と、子機２を一括監視制御する中央
装置１と、中央装置１と子機２の間で通信される信号を
常時監視して、該当するアドレス信号とリセット信号が
あれば子機２にリセット信号を出力する遠隔リセット装
置３から成り、それぞれ子機２別に付加した特定のアド
レスにより中央装置１は、複数の子機２それぞれを管理
する。

遠隔リセット装置３は、中央装置１と子機２の間をデー
タ通信線４で接続し、その通信される信号を常時受信す
るため前記データ、通信線４よ多分岐接続した受信回路
３１と、受信回路３１の出力する受信信号中に該当する
アドレス信号とリセット信号を検出すれば検出信号を出
力する信号検出回路３２と、検出信号が入力されると子
機２ヘリセット信号を出力する出力回路３３により構成
されている。

第２図は本実施例の要部の電子回路を含むブロック図で
、遠隔リセット装置３の受信回路３１に１６ｂｉｔのシ
フトレジスタ３１１を用い、信号検出回路３２は１６ｂ
ｉｔのコンパレータ３２１と、アドレス信号、リセット
信号を記憶させた１６ｂｉｔのＲＯＭ３２２によシ構成
され、出力回路３３はトランジスタ３３１とフォトカプ
ラ３３２を用いている。

以上の構成において、中央装置１と子機２のデータ伝送
線４間で通信される信号は１ｅｂｉｔシフトレジスタ３
１１によシ逐次シリアル信号から１６ｂｉｔのパラレル
信号に変換されてコンパレータ３２１に入力される。Ｒ
ＯＭ３２２には、この遠隔リセット装置３と接続される
子機２に割当てられたｓ　ｂｔｔのアドレス信号たとえ
ば（１４）、６とあらかじめ決められているａｂｉｔの
リセット信号たとえば（ＳＳ）１６が記憶されていて、
これは常にコンパレータ３２１に入力されている。

ここで、中央装置１は、子機２にリセットを掛けるため
に、子機２のアドレス信号（１４）１６とリセット信号
（６６）１６を続けて送信すると、この信号はシフトレ
ジスタ３１１によシパラレル信号に変換すれてコンパレ
ータ３２１に入力される。このシフトレジスタの出力す
る受信信号と、ＲＯＭ３２２の出力信号は一致するので
コンパレータは一致した検出信号を出力回路３３へ出力
する。こ）の一致した検出信号はトランジスタ３３１を
駆動し、フォトカプラ３３２の発光部に電流を流し、フ
ォトカプラ３３２の受光部が動作して、子機２のＣＰＵ
２３のリセット端子２３１の電圧レベルをグランドレベ
ルまで低下させる。ＣＰＵ２３は、リセット端子２３１
の電圧がグランドレベルまで低下したことによりリセッ
トされる。以上の動作は、ＣＰＵ２３の暴走のいかんに
依らず行なわれる。

発明の効果 以上のように本発明によれば、中央装置より送信された
信号を常時受信する受信回路と、この受信した信号のう
ち該当する子機のアドレス信号とリセット信号を検出す
る信号検出回路と、検出した信号により、前記子機にリ
セット信号を出力する出力回路を設けて前記子機のＣＰ
Ｕが暴走したとき、前記のような簡単な構成の回路で、
遠隔の中央装置から個別に前記子機のリセットをおこな
うことができ、大なる実用的効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例による遠隔リセット装置の構
成を示すブロック図、第２図は同遠隔リセット装置の要
部に電子回路を混成して示したブロック図、第３図は従
来例で子機に内蔵した遠隔リセット装置の構成を示・す
ブロック図である。 １・・・・・・中央装置、２・・・・・・子機、３・・
・・・・遠隔リセット装置、３１・・・・・・受信回路
、３２・・・・・・信号検出回路、３３・・・・・・出
力回路。

Claims (1)

【特許請求の範囲】
1. 分散設置され、機器の制御をおこなう複数の子機と一括
   監視制御する中央装置とを接続したデータ伝送線より分
   岐して接続され、前記中央装置から前記子機へ送信する
   信号を常時受信する受信回路と、前記受信回路から出力
   する受信信号の該当アドレス信号とリセット信号を検出
   して検出信号を出力する信号検出回路と、前記信号検出
   回路の検出信号を入力して、前記子機にリセット信号を
   出力する出力回路とから構成されてなる遠隔リセット装
   置。