JPS63292350A - Memory circuit - Google Patents
Memory circuitInfo
- Publication number
- JPS63292350A JPS63292350A JP62128951A JP12895187A JPS63292350A JP S63292350 A JPS63292350 A JP S63292350A JP 62128951 A JP62128951 A JP 62128951A JP 12895187 A JP12895187 A JP 12895187A JP S63292350 A JPS63292350 A JP S63292350A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- processor
- signal
- circuit
- ready signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 55
- 230000005856 abnormality Effects 0.000 claims abstract description 10
- 230000004044 response Effects 0.000 claims description 8
- 230000006870 function Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はメモリ回路に関するものである。[Detailed description of the invention] [Industrial application field] The present invention relates to memory circuits.
従来のメモリ回路を第3図に示し、その動作波形を第4
図に示す、第3図において、プロセッサ1はメモリ2に
データを書き込むときにアドレス信号401、データ信
号4oz、メモリライト信号404をそれぞれ出力する
。A conventional memory circuit is shown in Figure 3, and its operating waveforms are shown in Figure 4.
In FIG. 3, when writing data to the memory 2, the processor 1 outputs an address signal 401, a data signal 4oz, and a memory write signal 404, respectively.
メモリ2はアドレス信号401、データ信号402、メ
モリライト信号404を元にしてデータを記憶できるタ
イミングでレディ信号405をプロセッサ1に返し、プ
ロセッサ1はレディ信号405によりデータがメモリ2
に書き込めたと理解し、アドレス信号401、データ信
号402、メモリライト信号404の出力を中止する。Based on the address signal 401, data signal 402, and memory write signal 404, the memory 2 returns a ready signal 405 to the processor 1 at a timing when data can be stored.
It understands that writing has been completed, and stops outputting the address signal 401, data signal 402, and memory write signal 404.
次にプロセッサ1がメモリ2からデータを読み出す場合
、アドレス信号401.メモリリード信号403をそれ
ぞれ出力する。Next, when processor 1 reads data from memory 2, address signal 401. Each outputs a memory read signal 403.
メモリ2はアドレス信号401、メモリリード信号40
3を受けると、少し時間をおいて(メモリのアクセスタ
イムにより違ってくる)、データ信号402を出力し、
同時にプロセッサ1にデータが有効であるという意味で
レディ信号405を返す。Memory 2 has an address signal 401 and a memory read signal 40.
3, after a short delay (depending on the memory access time), it outputs the data signal 402,
At the same time, a ready signal 405 is returned to the processor 1 indicating that the data is valid.
プロセッサ1はレディ信号405を受けると、データを
読み込み、同時にアドレス信号401、メモリリード信
号403の出力をそれぞれ中止する。このようにメモリ
回路においてはあらゆる速度のメモリに対応するため、
プロセッサ1のアクセスに対してメモリ2はレディ信号
を返すことによりプロセッサが次のサイクルを実行する
構成となっている。When processor 1 receives ready signal 405, it reads the data and simultaneously stops outputting address signal 401 and memory read signal 403, respectively. In this way, in order to support memory of all speeds in memory circuits,
The memory 2 is configured to return a ready signal in response to an access by the processor 1 so that the processor executes the next cycle.
上述した従来のメモリ回路はプロセッサに対して応答を
出すレディ信号発生部が機能しなくなった場合、レディ
信号が返らないため、プロセッサはアドレス信号、デー
タ信号、メモリアクセス信号(リードまたはライト)を
出力したままとなりバスがロックしてしまうという欠点
を有している。In the conventional memory circuit described above, if the ready signal generator that sends a response to the processor stops functioning, the ready signal will not be returned, so the processor will output an address signal, data signal, and memory access signal (read or write). This has the disadvantage that the bus remains locked.
本発明の目的は前記問題点を解消したメモリ回路を提供
することにある。An object of the present invention is to provide a memory circuit that solves the above problems.
本発明は命令及びデータの読み出し、書き込みを行うプ
ロセッサと、前記プロセッサの書き込むデータを記憶し
、前記プロセッサの読み出し、書き込みに対し応答する
メモリと、前記メモリの異常時に前記メモリのかわりに
前記プロセッサに対し疑似応答を行い、割込みをかける
タイマ回路と。The present invention provides a processor that reads and writes instructions and data, a memory that stores data written by the processor and responds to reads and writes by the processor, and a memory that stores data written by the processor and responds to reads and writes by the processor; A timer circuit that makes a pseudo response and issues an interrupt.
前記タイマ回路にクロックを入力し、前記タイマ回路を
動作させるクロック回路とを有することを特徴とするメ
モリ回路である。The memory circuit includes a clock circuit that inputs a clock to the timer circuit and operates the timer circuit.
以下、本発明の一実施例を図により説明する。 Hereinafter, one embodiment of the present invention will be described with reference to the drawings.
第1図において1本発明のメモリ回路は命令及びデータ
の読み出し、書き込みを行うプロセッサ1と、前記プロ
セッサの書き込むデータを記憶し、前記プロセッサの読
み出し、書き込みに対し応答を返すメモリ2と、前記メ
モリ2の異常時に前記メモリ2のかわりに前記プロセッ
サ1に疑似応答を返し割込みをかけるタイマ回路4と、
前記タイマ回路4にクロックを入力し、前記タイマ回路
4を動作させるクロック回路3を有している。In FIG. 1, a memory circuit according to the present invention includes a processor 1 that reads and writes instructions and data, a memory 2 that stores data written by the processor and returns responses to reads and writes by the processor, and the memory a timer circuit 4 that returns a pseudo-response to the processor 1 instead of the memory 2 and generates an interrupt when an abnormality occurs;
It has a clock circuit 3 that inputs a clock to the timer circuit 4 and causes the timer circuit 4 to operate.
実施例において、プロセッサ1はメモリ2にデータを書
き込むときに、アドレス信号201、データ信号202
、メモリライト信号204を出力する(第2図参照)。In the embodiment, when the processor 1 writes data to the memory 2, the processor 1 sends an address signal 201 and a data signal 202.
, outputs a memory write signal 204 (see FIG. 2).
メモリ2はアドレス信号201、データ信号202、メ
モリライト信号204を元にしてデータを記憶できるタ
イミングでレディ信号205をプロセッサ1に返し、プ
ロセッサ1はレディ信号205によりデータがメモリ2
に書き込めたと理解し、アドレス信号201、データ信
号202、メモリライト信号204の出力を中止する。Based on the address signal 201, data signal 202, and memory write signal 204, the memory 2 returns a ready signal 205 to the processor 1 at a timing when data can be stored.
It understands that writing has been completed, and stops outputting the address signal 201, data signal 202, and memory write signal 204.
次にプロセッサ1がメモリ2からデータを読み出す場合
、アドレス信号201、メモリリード信号203を出力
する(第2図参照)。Next, when the processor 1 reads data from the memory 2, it outputs an address signal 201 and a memory read signal 203 (see FIG. 2).
メモリ2はアドレス信号201、メモリリード信号20
3を受けると、少し時間をおいて(メモリのアクセスタ
イムにより違ってくる)データ信号202を出力し、同
時にプロセッサ1にデータが有効であるという意味でレ
ディ信号205を返す、プロセッサ1はレディ信号20
5を受けると、データを読み込み、同時にアドレス信号
201.メモリリード信号203の出力を中止する。Memory 2 has an address signal 201 and a memory read signal 20.
3, it outputs the data signal 202 after a short period of time (depending on the memory access time), and at the same time returns a ready signal 205 to the processor 1 indicating that the data is valid.The processor 1 outputs the ready signal 205. 20
5, the data is read and at the same time address signal 201. The output of the memory read signal 203 is stopped.
このようにメモリ回路においてはあらゆる速度のメモリ
に対応するため、プロセッサのアクセスに対してメモリ
はレディ信号を返すことによりプロセッサ1が次のサイ
クルを実行する構成となっている。In order to accommodate memories of all speeds, the memory circuit is configured such that the memory returns a ready signal in response to an access by the processor, allowing the processor 1 to execute the next cycle.
プロセッサ1に対して応答を出すレディ信号発生部が機
能しなくなった場合、レディ信号205が出ないため、
アドレス信号201、メモリリード信号203が出力さ
れたままとなり、クロック発生回路3からのクロック信
号207がタイマ回路4に入力される。If the ready signal generator that sends a response to the processor 1 stops functioning, the ready signal 205 will not be output.
The address signal 201 and memory read signal 203 remain output, and the clock signal 207 from the clock generation circuit 3 is input to the timer circuit 4.
規定回数以上のクロックが入力された場合、メモリアク
セス異常とみなし、タイマ回路4から疑似レディ信号2
06を出力し、本サイクルを終了させる。同時にプロセ
ッサ1に割込みを入力しメモリ異常を通知する。If the clock is input more than the specified number of times, it is regarded as a memory access error and a pseudo ready signal 2 is sent from the timer circuit 4.
06 is output and this cycle is ended. At the same time, an interrupt is input to the processor 1 to notify the memory abnormality.
以上説明したように本発明はメモリのレディ信号発生部
が機能しなくなった場合、疑似レディ信号を出力し、プ
ロセッサに割込みを入力することによりバスをロック状
態から解除し、メモリ異常を通知し、異常処理が実行で
きるという効果がある。As explained above, the present invention outputs a pseudo ready signal when the ready signal generating section of the memory stops functioning, releases the bus from the locked state by inputting an interrupt to the processor, and notifies the memory abnormality. This has the effect that abnormality processing can be executed.
第1図は本発明の一実施例を示す回路図、第2図は本発
明の動作波形図、第3図は従来例を示す回路図、第4図
は従来方式の動作波形図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is an operational waveform diagram of the present invention, FIG. 3 is a circuit diagram of a conventional example, and FIG. 4 is an operational waveform diagram of the conventional system.
Claims (1)
セッサと、前記プロセッサの書き込むデータを記憶し、
前記プロセッサの読み出し、書き込みに対し応答するメ
モリと、前記メモリの異常時に前記メモリのかわりに前
記プロセッサに対し疑似応答を行い、割込みをかけるタ
イマ回路と、前記タイマ回路にクロックを入力し、前記
タイマ回路を動作させるクロック回路とを有することを
特徴とするメモリ回路。(1) A processor that reads and writes instructions and data, and stores the data written by the processor,
a memory that responds to reads and writes by the processor; a timer circuit that issues a pseudo response to the processor instead of the memory when an abnormality occurs in the memory; and a timer circuit that inputs a clock to the timer circuit; A memory circuit comprising: a clock circuit for operating the circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62128951A JPS63292350A (en) | 1987-05-26 | 1987-05-26 | Memory circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62128951A JPS63292350A (en) | 1987-05-26 | 1987-05-26 | Memory circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63292350A true JPS63292350A (en) | 1988-11-29 |
Family
ID=14997443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62128951A Pending JPS63292350A (en) | 1987-05-26 | 1987-05-26 | Memory circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63292350A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02218632A (en) * | 1989-02-20 | 1990-08-31 | Hokko Chem Ind Co Ltd | Production of p-or m-hydroxyphenylalkyl alcohol |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59173856A (en) * | 1983-03-23 | 1984-10-02 | Nec Corp | Monitor system |
-
1987
- 1987-05-26 JP JP62128951A patent/JPS63292350A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59173856A (en) * | 1983-03-23 | 1984-10-02 | Nec Corp | Monitor system |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02218632A (en) * | 1989-02-20 | 1990-08-31 | Hokko Chem Ind Co Ltd | Production of p-or m-hydroxyphenylalkyl alcohol |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0592165B1 (en) | Pulse generation/sensing arrangement for use in a microprocessor system | |
US4853847A (en) | Data processor with wait control allowing high speed access | |
JP3693722B2 (en) | Data processing system and method | |
JPS58192148A (en) | Operation processor | |
JPS63292350A (en) | Memory circuit | |
JPS6334795A (en) | Semiconductor storage device | |
JP3532350B2 (en) | Data trace device | |
US5325515A (en) | Single-component memory controller utilizing asynchronous state machines | |
JPH0143392B2 (en) | ||
JPH064301A (en) | Time division interruption control system | |
JPH0748192B2 (en) | Storage device | |
JPH02178745A (en) | Single chip microcomputer | |
JPH02310888A (en) | Static random access memory | |
JPH01287767A (en) | Control circuit for ram | |
JPH0752600B2 (en) | Semiconductor memory device | |
JPS63282865A (en) | Input/output circuit | |
JP2850831B2 (en) | Debug device | |
JP2984808B2 (en) | Internal initialization circuit for large-scale integrated circuits | |
JP2582407B2 (en) | Testing methods for integrated circuits | |
JPH02310889A (en) | Static random access memory | |
JPS6292042A (en) | Memory device | |
JPH0142010B2 (en) | ||
JPH01180664A (en) | Direct memory access circuit | |
JPS6049333B2 (en) | Clock control method | |
JPH022236B2 (en) |