JPS63289534A - アクテイブマトリクスパネル - Google Patents
アクテイブマトリクスパネルInfo
- Publication number
- JPS63289534A JPS63289534A JP62125419A JP12541987A JPS63289534A JP S63289534 A JPS63289534 A JP S63289534A JP 62125419 A JP62125419 A JP 62125419A JP 12541987 A JP12541987 A JP 12541987A JP S63289534 A JPS63289534 A JP S63289534A
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- tfts
- picture element
- matrix panel
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 31
- 230000002950 deficient Effects 0.000 claims abstract description 13
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 2
- 238000007689 inspection Methods 0.000 abstract description 10
- 238000000034 method Methods 0.000 description 15
- 230000007547 defect Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011179 visual inspection Methods 0.000 description 2
- 235000006439 Lemna minor Nutrition 0.000 description 1
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 1
- 241000209501 Spirodela Species 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 235000013364 duck meat Nutrition 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002516 radical scavenger Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はアクティブマトリクスパネルの欠陥救済方式に
関する。
関する。
従来のアクティブマトリクスパネルの例としては「日経
エレクトロニクス１９８４年９月１０日号Ｎｏ。
エレクトロニクス１９８４年９月１０日号Ｎｏ。
３５Ｌ Ｐ、２１１−２４０ Ｊに示されるようなもの
があった。
があった。
第２図にその回路図を示す。Ｘｌ、Ｘ２、Ｘ３は信号線
、Ｙ、、Ｙ、、Ｙ３、は走査線であり、その交点にＴＦ
ＴＩＩ、絵素１６がある。絵素１６は、絵素電極１３と
共通電極１５、及びその間に封入された液晶１４とから
成る。
、Ｙ、、Ｙ、、Ｙ３、は走査線であり、その交点にＴＦ
ＴＩＩ、絵素１６がある。絵素１６は、絵素電極１３と
共通電極１５、及びその間に封入された液晶１４とから
成る。
しかし、前述の従来技術には以下に述べるような木質的
な問題点がある。すなわち、アクティブマトリクスパネ
ルは、大酊積に数万〜数十万個もの能動素子を作製する
必要があり、無欠陥のパネルを作るのが極めて難しいと
いう点である。特に、画面サイズの大型化、画面の高積
細化に伴い歩留まりは一層低下する。
な問題点がある。すなわち、アクティブマトリクスパネ
ルは、大酊積に数万〜数十万個もの能動素子を作製する
必要があり、無欠陥のパネルを作るのが極めて難しいと
いう点である。特に、画面サイズの大型化、画面の高積
細化に伴い歩留まりは一層低下する。
一方、アクティブマトリクスパネルをキャラクタなどの
データ表示に用いる場合、無欠陥であることはもちろん
、すべての絵素が与えられた信号に対して忠実な階調表
示をする必要がある。このようなパネルを従来技術で作
製するのはほとんど不可能である。
データ表示に用いる場合、無欠陥であることはもちろん
、すべての絵素が与えられた信号に対して忠実な階調表
示をする必要がある。このようなパネルを従来技術で作
製するのはほとんど不可能である。
本発明はこのような問題点を解決するものであり、その
目的とするところは、データ表示に敵した無欠陥アクテ
ィブマトリクスパネルを高い歩留まりで作製できるよう
にするところにある。
目的とするところは、データ表示に敵した無欠陥アクテ
ィブマトリクスパネルを高い歩留まりで作製できるよう
にするところにある。
［問題点を解決するための手段〕
本発明のアクティブマトリクスパネルは、Ｎ本の走査線
と２Ｍ本の信号線、及びＭｘＮ個の絵素電極と、各絵素
電極の１つにドレイン電極が共通に接続された２つのＴ
ＦＴを備え、前記２つのＴＦＴのゲート電極は共通の走
査線に接続されており、ソース電極は隣接する２本の信
号線に接続されていることを特徴とする。
と２Ｍ本の信号線、及びＭｘＮ個の絵素電極と、各絵素
電極の１つにドレイン電極が共通に接続された２つのＴ
ＦＴを備え、前記２つのＴＦＴのゲート電極は共通の走
査線に接続されており、ソース電極は隣接する２本の信
号線に接続されていることを特徴とする。
本発明の上記の構成によれば、各絵素に接続された２つ
のＴＦＴのうちどれか一方が正常であれば、不良のＴＦ
Ｔを切断して絵素に正規の信号を与えることができる。
のＴＦＴのうちどれか一方が正常であれば、不良のＴＦ
Ｔを切断して絵素に正規の信号を与えることができる。
しかも不良のＴＦＴは電気的な検査で一意的に検出でき
るから、検査及び修正に要する時間も短くてすみ、高い
歩留まりで無欠陥のアクティブマトリクスパネルを作製
することができる。
るから、検査及び修正に要する時間も短くてすみ、高い
歩留まりで無欠陥のアクティブマトリクスパネルを作製
することができる。
第１図は本発明によるアクティブマトリクスパネルの回
路図の例である。絵素電極３と共通電極４及びこれから
の間に封入された液晶４とからなる絵素６には、２つの
ＴＦＴＩ及び２つのドレイン電極が共通に接続されてい
る。ゲート電極も共通の走査線Ｙ、に接続されているが
、ソース電極はそれぞれ独立の信号＆％ Ｘ ＋及びＸ
２に接続されている。
路図の例である。絵素電極３と共通電極４及びこれから
の間に封入された液晶４とからなる絵素６には、２つの
ＴＦＴＩ及び２つのドレイン電極が共通に接続されてい
る。ゲート電極も共通の走査線Ｙ、に接続されているが
、ソース電極はそれぞれ独立の信号＆％ Ｘ ＋及びＸ
２に接続されている。
通常、このアクティブマトリクスパネルで画像を表示す
る場合、ＸｌとＸ２、Ｘ３とＸ４の様に隣接する２本の
信号線に同一の信号を与える。従って、２つのＴＦＴＩ
及び２のうちどれが一方が正常であれば、絵素６には正
規の信号が与えられることになる。一般に、隣接する２
つのＴＦＴがともに不良になる確率は極めて小さいから
、この方式によると非常に高い歩留まりで無欠陥のアク
ティブマトリクスパネルを作製することができる。
る場合、ＸｌとＸ２、Ｘ３とＸ４の様に隣接する２本の
信号線に同一の信号を与える。従って、２つのＴＦＴＩ
及び２のうちどれが一方が正常であれば、絵素６には正
規の信号が与えられることになる。一般に、隣接する２
つのＴＦＴがともに不良になる確率は極めて小さいから
、この方式によると非常に高い歩留まりで無欠陥のアク
ティブマトリクスパネルを作製することができる。
ただし、ＴＦＴの電極間が短絡している場合には、もう
１つのＴＦＴが正常であっても誤動作するため、このよ
うな不良のＴＦＴは切り離す必要がある。本実施例にお
いては２つのＴＦＴｌと２は独立した信号線Ｘ、とＸ２
に接続されているから、そのような短絡ＴＦＴを一意的
に検出し、切り離すことができる。
１つのＴＦＴが正常であっても誤動作するため、このよ
うな不良のＴＦＴは切り離す必要がある。本実施例にお
いては２つのＴＦＴｌと２は独立した信号線Ｘ、とＸ２
に接続されているから、そのような短絡ＴＦＴを一意的
に検出し、切り離すことができる。
一般に、アクティブマトリクスパネルにおける不良のモ
ードは断線と短絡に分けることができる。
ードは断線と短絡に分けることができる。
以下、その具体的な検査方法と修正方法について述べる
、最も簡単な検査方法は、出力部にスイッチを備えたド
ライバーを信号線に接続し、走査線には通常のドライバ
ーを接続して、奇数番目の信号線のみを使って画像を表
示した場合と、偶数番目の信号線のみを使って画像を表
示した場合とを比較して不良部のアドレスを求める方法
である。
、最も簡単な検査方法は、出力部にスイッチを備えたド
ライバーを信号線に接続し、走査線には通常のドライバ
ーを接続して、奇数番目の信号線のみを使って画像を表
示した場合と、偶数番目の信号線のみを使って画像を表
示した場合とを比較して不良部のアドレスを求める方法
である。
たとえば、配線が断線している場合には、断線部分より
先の方が線欠陥となる。これは反対側から信号を与えれ
ばよい。ＴＦＴの電極間あるいはＴＦＴの配線と接続部
分で断線を生じた場合、一方の信号線で駆動した時のみ
点欠陥となるが、もう一方の信号線で駆動した時に正常
動作すれば修正する必要はない。一方、信号線と走査線
間、あるいはＴＦＴのゲートとソース間の短絡を生じた
場合には、信号線と走査線とが正規の電位からずれるた
め、ともに線欠陥となる。短絡した信号線と同じ絵素に
信号を与える隣りの信号線で駆動した場合も同様に線欠
陥となるが、この場合はＴＦＴの直列抵抗を介して短絡
しているため非常にうすい線欠陥となる。これらの場合
は、短絡したポイントのＴＦＴをまず切断し、それでも
まだ短絡している場合には、その部分の信号線を切断す
る。
先の方が線欠陥となる。これは反対側から信号を与えれ
ばよい。ＴＦＴの電極間あるいはＴＦＴの配線と接続部
分で断線を生じた場合、一方の信号線で駆動した時のみ
点欠陥となるが、もう一方の信号線で駆動した時に正常
動作すれば修正する必要はない。一方、信号線と走査線
間、あるいはＴＦＴのゲートとソース間の短絡を生じた
場合には、信号線と走査線とが正規の電位からずれるた
め、ともに線欠陥となる。短絡した信号線と同じ絵素に
信号を与える隣りの信号線で駆動した場合も同様に線欠
陥となるが、この場合はＴＦＴの直列抵抗を介して短絡
しているため非常にうすい線欠陥となる。これらの場合
は、短絡したポイントのＴＦＴをまず切断し、それでも
まだ短絡している場合には、その部分の信号線を切断す
る。
信号線と絵素電極、あるいはＴＦＴのソース・ドレイン
間の短絡を生じた場合には、絵素には信号線のデータを
積分した信号が入る。この場合には短絡ＴＦＴを切断し
、それでも異常な場合はパターン不良で短絡している可
能性があるため、外観検査をする。走査線と絵素電極、
あるいはＴＦＴのゲート・ドレイン間の短絡がある場合
には点欠陥になる。この場合にはどちらの信号線で駆動
しても同じような点欠陥となるため、外観検査をする。
間の短絡を生じた場合には、絵素には信号線のデータを
積分した信号が入る。この場合には短絡ＴＦＴを切断し
、それでも異常な場合はパターン不良で短絡している可
能性があるため、外観検査をする。走査線と絵素電極、
あるいはＴＦＴのゲート・ドレイン間の短絡がある場合
には点欠陥になる。この場合にはどちらの信号線で駆動
しても同じような点欠陥となるため、外観検査をする。
他の検査方法としては、信号線と走査線間の抵抗を直列
測定して、短絡部分を探す方法や、信号線と走査線のど
ちらか一方から信号を順次送りもう一方に検出器を接続
して、短絡部のアドレスを電気的に求める方法、また隣
接する２つの信号線間の抵抗を測定し、ＴＦＴの直列抵
抗を調べる方法等がある。このうち短絡部のアドレスを
求める方法は、電気的に節単に検出できるため、検査工
程に要する時間が極めて短くてすむ。一方ＴＦＴの直列
抵抗を調べる方法は、ＴＦＴの断線と短絡のみでなく、
絵素電極に信号を書き込むために必要なオン抵抗と、保
持動作に必要なオフ抵抗を直接測定できる。従って、点
欠陥のみでなく、ＴＦＴの特性のバラツキによって生じ
る絵素ムラの原因となる不良ＴＦＴも検出できる。
測定して、短絡部分を探す方法や、信号線と走査線のど
ちらか一方から信号を順次送りもう一方に検出器を接続
して、短絡部のアドレスを電気的に求める方法、また隣
接する２つの信号線間の抵抗を測定し、ＴＦＴの直列抵
抗を調べる方法等がある。このうち短絡部のアドレスを
求める方法は、電気的に節単に検出できるため、検査工
程に要する時間が極めて短くてすむ。一方ＴＦＴの直列
抵抗を調べる方法は、ＴＦＴの断線と短絡のみでなく、
絵素電極に信号を書き込むために必要なオン抵抗と、保
持動作に必要なオフ抵抗を直接測定できる。従って、点
欠陥のみでなく、ＴＦＴの特性のバラツキによって生じ
る絵素ムラの原因となる不良ＴＦＴも検出できる。
アクティブマトリクスパネルの平面図の１例を第３図に
示す。２０は透明導電膜から成る絵素電極。
示す。２０は透明導電膜から成る絵素電極。
２１．３１はゲート電極で走査線Ｙ、、に接続されてい
る。２２．３２のソース電極はコンタクトホール２４．
３４を介して信号Ｌａｘ、、−，，ｘ２．に接続され、
２３．３３のドレイン電極はコンタクトホール２４．３
４を介して絵素電極２０に接続されている。２５〜２８
及び３５〜３８に示す部分はレーザトリミングによる切
断部である。たとえばＴＦＴｌを切断する場合には２５
及び２６の部分にレーザ光を照射する。信号’ｈ％ｘ２
゜−３と走査線Ｙ、、のクロスポイントを分離する場合
には２７及び２８の部分にレーザ光を照射する。同様に
、ＴＦＴ２を切断する場合には３５及び３６の部分に、
信号線Ｘｚｍと走査線Ｙ７のクロスポイントを分離する
場合には３７及び３８の部分にそれぞれレーザ光を照射
する。
る。２２．３２のソース電極はコンタクトホール２４．
３４を介して信号Ｌａｘ、、−，，ｘ２．に接続され、
２３．３３のドレイン電極はコンタクトホール２４．３
４を介して絵素電極２０に接続されている。２５〜２８
及び３５〜３８に示す部分はレーザトリミングによる切
断部である。たとえばＴＦＴｌを切断する場合には２５
及び２６の部分にレーザ光を照射する。信号’ｈ％ｘ２
゜−３と走査線Ｙ、、のクロスポイントを分離する場合
には２７及び２８の部分にレーザ光を照射する。同様に
、ＴＦＴ２を切断する場合には３５及び３６の部分に、
信号線Ｘｚｍと走査線Ｙ７のクロスポイントを分離する
場合には３７及び３８の部分にそれぞれレーザ光を照射
する。
第４図は第３図に対応するアクティブマトリクス基板の
断面図である。４０は絶縁基板、４１はゲート電極、４
２はゲート絶縁膜である。チャンネル部４３、ソース部
４４、ドレイン部４５は、ゲート電極４１をマスクにし
て半導体薄膜中にイオン注入を行ない形成する。４６は
眉間絶縁膜、４７は信号線、４８は絵素電極である。
断面図である。４０は絶縁基板、４１はゲート電極、４
２はゲート絶縁膜である。チャンネル部４３、ソース部
４４、ドレイン部４５は、ゲート電極４１をマスクにし
て半導体薄膜中にイオン注入を行ない形成する。４６は
眉間絶縁膜、４７は信号線、４８は絵素電極である。
第５図は他の構造の断面図である。この例ではチャンネ
ル部４３と、ソース部４４及びドレイン部４５を別の膜
で形成している。
ル部４３と、ソース部４４及びドレイン部４５を別の膜
で形成している。
アクティブマトリクスパネルの平面図の第２の例を第６
図に示す。チャンネル部２９及び３９にアモルファスシ
リコンなどのように移動度の低い材料を用いると、この
図のようにゲート幅を広くする必要がある。このような
ＴＦＴを切断する場合には、ゲート電極と走査線の接続
部を細くし、ドレイン電極と画素の接続部も細、＜シて
、それぞれ２５．３５及び２６．３６の部分にレーザ光
を照射して切断する。第７図及び第８図は第６図に対応
するアクティブマトリクス基板の断面図である。ゲート
電極は第７図のようにチャンネル部４３の下側に形成す
る場合と、第８図のように上側に形成する場合がある。
図に示す。チャンネル部２９及び３９にアモルファスシ
リコンなどのように移動度の低い材料を用いると、この
図のようにゲート幅を広くする必要がある。このような
ＴＦＴを切断する場合には、ゲート電極と走査線の接続
部を細くし、ドレイン電極と画素の接続部も細、＜シて
、それぞれ２５．３５及び２６．３６の部分にレーザ光
を照射して切断する。第７図及び第８図は第６図に対応
するアクティブマトリクス基板の断面図である。ゲート
電極は第７図のようにチャンネル部４３の下側に形成す
る場合と、第８図のように上側に形成する場合がある。
また第１０図では信号線４７はソース部４４と別の層で
形成しであるが、ソース部４４を延長して信号線とする
こともできる。
形成しであるが、ソース部４４を延長して信号線とする
こともできる。
以上述べたように本発明のアクティブマトリクスパネル
は、各絵素に配置された２つのＴＦＴのうちどちらか一
方が正常であれば正規の信号を与えることができる。一
般に、隣接する２つのＴＦＴがともに不良になる確率は
極めて小さいから、この方式によると非常に高い歩留ま
りで無欠陥のアクティブマトリクスパネルを作製するこ
とができる、ここで問題となるのは、不良部分の検出及
び修正の方法と、それに要する時間である。この点に関
しては、本発明においては信号線にも冗長性を持たせて
いるため、不良部分を電気的あるいは光学的に検出し、
確実に修正することができる。
は、各絵素に配置された２つのＴＦＴのうちどちらか一
方が正常であれば正規の信号を与えることができる。一
般に、隣接する２つのＴＦＴがともに不良になる確率は
極めて小さいから、この方式によると非常に高い歩留ま
りで無欠陥のアクティブマトリクスパネルを作製するこ
とができる、ここで問題となるのは、不良部分の検出及
び修正の方法と、それに要する時間である。この点に関
しては、本発明においては信号線にも冗長性を持たせて
いるため、不良部分を電気的あるいは光学的に検出し、
確実に修正することができる。
したがって短時間で検査及び修正ができ、修正に失敗す
る可能性も少ない。すなわち、検査、修正工程にあまり
コストをかけずに、歩留まりは飛躍的に向上するから、
アクティブマトリクスパネル１枚あたりのコストは大幅
に安くなる。
る可能性も少ない。すなわち、検査、修正工程にあまり
コストをかけずに、歩留まりは飛躍的に向上するから、
アクティブマトリクスパネル１枚あたりのコストは大幅
に安くなる。
また、修正した絵素には正規の信号を与えることができ
るため、キャラクタなどのデータ表示には最適である。
るため、キャラクタなどのデータ表示には最適である。
さらに、点欠陥のみでなく、ＴＦＴの特性のバラツキに
よって生じる絵素ムラの原因となる不良ＴＦＴも検出し
て分離することができる。これによって画素の均一性は
大幅に改善し、数千色の階調表示などの高品質な画素を
得ることができる。
よって生じる絵素ムラの原因となる不良ＴＦＴも検出し
て分離することができる。これによって画素の均一性は
大幅に改善し、数千色の階調表示などの高品質な画素を
得ることができる。
このように本発明によれば、階調表示を含むデータ表示
に敵した無欠陥のアクティブマトリクスパネルを低コス
トで作製できる。
に敵した無欠陥のアクティブマトリクスパネルを低コス
トで作製できる。
第１図はアクティブマトリクスパネルの回路図。
第２図は従来のアクティブマトリクスパネルの回路図。
第３図及び第６図はアクティブマトリクスパネルの平面
図。 第４図、第５図、第７図及び第８図はアクティブマトリ
クス基板の断面図。 １．２．１１・・・ＴＦＴ ３．１３・・・絵素電極 ４．１４・・・液晶 ５．１５・・・共通電極 ６．１６・・・絵素 以 上 出願人 セイコーエプソン株式会社 代理人弁理士 最 上 務、ニ他１名Ｃ′ノ Ｘ＋ ＸｚＸ３Ｘ４Ｘぢ １２−一−ＴＦ下 ３−−−−−２微（電植 、！１−−−−−城・＆ ５−−−−一共迫滝籍 ら−−−−−詠（ ％ｚ、ｘ２．＼込４．に５−〜６−目足Ｙｘ、Ｙｓ、Ｙ
３−−−−５−蚤遭 第１図 ×１Ｘ２ Ｘ３ ： ｌ ７ｌ−−−ＴＦＴ １３−ｍ−３公蒐虎１為 ４−−一均）＆ ＋５−一−＃、遼−セ１ ７ローーー −、検束 ＸＩ Ｘｚ Ｋｉ −−−イｔ−％Ａｇ′ｒＩＹｘ
Ｙｓ −−−’；Ｌ宣壌 第２図 Ｘｚ７′−Ｉ Ｘ２７
１１ Ｘ２（＞ｔｌ）−ｉ２０−−−１叫〜電栖 ２７．３７−−一々ｙ−Ｌ） 毘、３２−−シース 二′ぎ ３ ｂヨ ４７ Δ１４２ ４’ｊ 第４図 〃−−−峙上彰動政 ４１−−− サート ４２−ｍ−ケート＃ａｋが（ 泪−−−鴨肉し ぶ、−−−シース ２１、とシル一一トン。 第５図 Ｘ２７Ｉ）ＩＸ２？Ｉ＋×２（？＋Ｄ−１２０−、Ａ訃
Ｘ涌〔Ｒ道 ２７．３１−−−イ゛−ト ２２、３２−一一ゾース 第 ６ 口こ 第８図
図。 第４図、第５図、第７図及び第８図はアクティブマトリ
クス基板の断面図。 １．２．１１・・・ＴＦＴ ３．１３・・・絵素電極 ４．１４・・・液晶 ５．１５・・・共通電極 ６．１６・・・絵素 以 上 出願人 セイコーエプソン株式会社 代理人弁理士 最 上 務、ニ他１名Ｃ′ノ Ｘ＋ ＸｚＸ３Ｘ４Ｘぢ １２−一−ＴＦ下 ３−−−−−２微（電植 、！１−−−−−城・＆ ５−−−−一共迫滝籍 ら−−−−−詠（ ％ｚ、ｘ２．＼込４．に５−〜６−目足Ｙｘ、Ｙｓ、Ｙ
３−−−−５−蚤遭 第１図 ×１Ｘ２ Ｘ３ ： ｌ ７ｌ−−−ＴＦＴ １３−ｍ−３公蒐虎１為 ４−−一均）＆ ＋５−一−＃、遼−セ１ ７ローーー −、検束 ＸＩ Ｘｚ Ｋｉ −−−イｔ−％Ａｇ′ｒＩＹｘ
Ｙｓ −−−’；Ｌ宣壌 第２図 Ｘｚ７′−Ｉ Ｘ２７
１１ Ｘ２（＞ｔｌ）−ｉ２０−−−１叫〜電栖 ２７．３７−−一々ｙ−Ｌ） 毘、３２−−シース 二′ぎ ３ ｂヨ ４７ Δ１４２ ４’ｊ 第４図 〃−−−峙上彰動政 ４１−−− サート ４２−ｍ−ケート＃ａｋが（ 泪−−−鴨肉し ぶ、−−−シース ２１、とシル一一トン。 第５図 Ｘ２７Ｉ）ＩＸ２？Ｉ＋×２（？＋Ｄ−１２０−、Ａ訃
Ｘ涌〔Ｒ道 ２７．３１−−−イ゛−ト ２２、３２−一一ゾース 第 ６ 口こ 第８図
Claims (3)
- （１）絶縁基板上に、複数の走査線、信号線、及びそれ
らの交点に配置された薄膜トランジスタ（以下ＴＦＴと
略記）と絵素電極とを備え、液晶を駆動して成るアクテ
ィブマトリクスパネルにおいて、Ｎ本の走査線と２Ｍ本
の信号線、及びＭ×Ｎ個の絵素電極と、各絵素電極の１
つにドレイン電極が共通に接続された２つのＴＦＴを備
え、前記２つのＴＦＴのゲート電極は共通の走査線に接
続されており、ソース電極は隣接する２本の信号線に接
続されていることを特徴とするアクティブマトリクスパ
ネル。 - （２）前記２Ｍ×Ｎ個のＴＦＴの動作を電気的または光
学的に検査し、不良ＴＦＴを独立に切断できるように構
成したことを特徴とする特許請求の範囲第１項記載のア
クティブマトリクスパネル。 - （３）前記２Ｍ本の信号線は、各出力部にスイッチを備
えたドライバーに接続されることを特徴とする特許請求
の範囲第１項記載のアクティブマトリクスパネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62125419A JPS63289534A (ja) | 1987-05-22 | 1987-05-22 | アクテイブマトリクスパネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62125419A JPS63289534A (ja) | 1987-05-22 | 1987-05-22 | アクテイブマトリクスパネル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63289534A true JPS63289534A (ja) | 1988-11-28 |
Family
ID=14909638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62125419A Pending JPS63289534A (ja) | 1987-05-22 | 1987-05-22 | アクテイブマトリクスパネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63289534A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6236064B1 (en) * | 1991-03-15 | 2001-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US6713783B1 (en) | 1991-03-15 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Compensating electro-optical device including thin film transistors |
| EP1435539A1 (en) * | 2001-09-28 | 2004-07-07 | Sanyo Electric Co., Ltd. | Liquid crystal display unit |
| WO2014208013A1 (ja) * | 2013-06-27 | 2014-12-31 | 凸版印刷株式会社 | 薄膜トランジスタアレイ、その製造方法、画像表示装置及び表示方法 |
-
1987
- 1987-05-22 JP JP62125419A patent/JPS63289534A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6236064B1 (en) * | 1991-03-15 | 2001-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US6713783B1 (en) | 1991-03-15 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Compensating electro-optical device including thin film transistors |
| EP1435539A1 (en) * | 2001-09-28 | 2004-07-07 | Sanyo Electric Co., Ltd. | Liquid crystal display unit |
| EP1435539A4 (en) * | 2001-09-28 | 2006-02-08 | Sanyo Electric Co | LIQUID CRYSTAL DISPLAY UNIT |
| WO2014208013A1 (ja) * | 2013-06-27 | 2014-12-31 | 凸版印刷株式会社 | 薄膜トランジスタアレイ、その製造方法、画像表示装置及び表示方法 |
| CN105308668A (zh) * | 2013-06-27 | 2016-02-03 | 凸版印刷株式会社 | 薄膜晶体管阵列及其制造方法、图像显示装置及显示方法 |
| TWI612507B (zh) * | 2013-06-27 | 2018-01-21 | Toppan Printing Co Ltd | 薄膜電晶體陣列、其製造方法、影像顯示裝置及顯示方法 |
| US10141349B2 (en) | 2013-06-27 | 2018-11-27 | Toppan Printing Co., Ltd. | Thin-film transistor array, fabrication method therefor, image display device and display method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0321073B1 (en) | Liquid crystal display device | |
| US4820222A (en) | Method of manufacturing flat panel backplanes including improved testing and yields thereof and displays made thereby | |
| US6982569B2 (en) | Multiple testing bars for testing liquid crystal display and method thereof | |
| JPH06110069A (ja) | 電子部品の欠陥修復方法および欠陥修復装置 | |
| KR100225569B1 (ko) | 액티브 매트릭스 액정 패널의 결함을 검출하는 방법 | |
| JPH01130131A (ja) | ドライバー内蔵アクティブマトリクスパネル | |
| JPH08111836A (ja) | 液晶表示装置 | |
| KR102632174B1 (ko) | 표시패널 | |
| US11043165B2 (en) | Active-matrix organic light emitting diode (AMOLED) panel cell testing circuit and method for repairing data lines via same | |
| JPS63289534A (ja) | アクテイブマトリクスパネル | |
| TWI238259B (en) | Method of inspecting array substrate | |
| JP3377920B2 (ja) | 液晶表示パネルの製造方法 | |
| JP4128677B2 (ja) | 液晶表示装置の検査方法 | |
| JPH01130133A (ja) | ドライバー内蔵アクティブマトリクスパネル | |
| JP3210234B2 (ja) | 液晶表示パネルの製造方法 | |
| KR101157248B1 (ko) | 액정표시장치의 ｍｐｓ 검사배선 구조 | |
| JP4515659B2 (ja) | 液晶表示パネル | |
| JP3177702B2 (ja) | 液晶表示装置の検査方法 | |
| JP3290602B2 (ja) | 液晶表示装置の検査方法および液晶表示装置 | |
| US20240087492A1 (en) | Display substrate, test method for the same and display device | |
| JPH07113727B2 (ja) | アクティブマトリックスアレイ | |
| JP2642462B2 (ja) | マトリクス形表示装置用基板および検査修正方法 | |
| JPH0778673B2 (ja) | マトリクス型画像表示装置用検査装置およびその短絡検査方法、短絡欠陥修正方法、点欠陥検査方法 | |
| JPS63289583A (ja) | アクテイブマトリクスパネル | |
| JPH10104647A (ja) | 液晶表示装置 |