JPS63287235A - Agc増幅器の制御回路 - Google Patents
Agc増幅器の制御回路Info
- Publication number
- JPS63287235A JPS63287235A JP62122805A JP12280587A JPS63287235A JP S63287235 A JPS63287235 A JP S63287235A JP 62122805 A JP62122805 A JP 62122805A JP 12280587 A JP12280587 A JP 12280587A JP S63287235 A JPS63287235 A JP S63287235A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- amplifier
- level
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010354 integration Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000005562 fading Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
多値QAM変調された搬送波信号を受信して増幅するA
GC増幅器の制御回路の改良であって、受信信号のレベ
ル変動の平均化のためにAGC制御速度が遅くなる問題
を解決する為、多値QAM信号のAM成分を一意的に示
すQAM復調器の出力データにより、AGC増幅器の出
力の符号化出力を論理処理して多値QAM信号の^門成
分を取り除くことにより、制御回路の時定数を小さな値
に選定して制御速度を速くし、急激なレベル変動に対し
てもAGC増幅器が追従できる様にしたものである。
GC増幅器の制御回路の改良であって、受信信号のレベ
ル変動の平均化のためにAGC制御速度が遅くなる問題
を解決する為、多値QAM信号のAM成分を一意的に示
すQAM復調器の出力データにより、AGC増幅器の出
力の符号化出力を論理処理して多値QAM信号の^門成
分を取り除くことにより、制御回路の時定数を小さな値
に選定して制御速度を速くし、急激なレベル変動に対し
てもAGC増幅器が追従できる様にしたものである。
本発明は多値直交振幅変調を用いたディジタル多重無線
装置に係り、特に多値直交振幅変調された搬送波信号(
多値QAM信号)の入力レベル変動に対する自動利得制
御増幅(AGC増幅)の改良に関する。
装置に係り、特に多値直交振幅変調された搬送波信号(
多値QAM信号)の入力レベル変動に対する自動利得制
御増幅(AGC増幅)の改良に関する。
多値QAM信号は、伝送する2値情報を直交振幅の変化
と位相の変化により伝送するものであり、無線装置は、
送受区間にフェージング現象が起るので、受信信号レベ
ルの変動が急激で且つ大きい。
と位相の変化により伝送するものであり、無線装置は、
送受区間にフェージング現象が起るので、受信信号レベ
ルの変動が急激で且つ大きい。
従って多値QAM変調によるディジタル多重無線装置の
AGC増幅器の制御回路としては、急激で且つ大きく変
動する受信信号レベルに対して、伝送情報としての振幅
変調成分(変調波のAM成分)を損なうことな(、速や
かに追従できて、回路の出力レベルを所定のレベルに保
つことが望まれている。
AGC増幅器の制御回路としては、急激で且つ大きく変
動する受信信号レベルに対して、伝送情報としての振幅
変調成分(変調波のAM成分)を損なうことな(、速や
かに追従できて、回路の出力レベルを所定のレベルに保
つことが望まれている。
従来の多値QAM多重無線装置の受信装置の中間周波(
IP)信号に対するAGC増幅器の制御回路の構成を第
4図に示す。
IP)信号に対するAGC増幅器の制御回路の構成を第
4図に示す。
AGC増幅器は、入力する多値QAM信号のIF倍信号
増幅するIP増幅器5Aと、IF増幅器5Aの出力を入
力して制御電圧Vcによりその減衰量を可変する電圧制
御型の可変減衰器6と、該可変減衰器6の出力を入力し
て増幅し所定レベルの多値QAM信号のIF倍信号出力
するIP増幅器5Bと下記の制御回路から成る。
増幅するIP増幅器5Aと、IF増幅器5Aの出力を入
力して制御電圧Vcによりその減衰量を可変する電圧制
御型の可変減衰器6と、該可変減衰器6の出力を入力し
て増幅し所定レベルの多値QAM信号のIF倍信号出力
するIP増幅器5Bと下記の制御回路から成る。
AGC増幅器の制御回路(点線内)は、IF増幅器5B
の出力信号を検波器7により整流することでIF増幅器
5Bの出力レベルを検出し、アナログ比較器8で基準電
圧と比較し検出信号Cを得て可変減衰器6の減衰量を決
定する情報としている。
の出力信号を検波器7により整流することでIF増幅器
5Bの出力レベルを検出し、アナログ比較器8で基準電
圧と比較し検出信号Cを得て可変減衰器6の減衰量を決
定する情報としている。
積分回路9は、IP増幅器5Bの出力信号の急激なレベ
ル変化や変調波のAM成分により、可変減衰器6の制御
電圧Vcが急激に変動しないように検出信号Cを積分し
て平均化を行うものである。
ル変化や変調波のAM成分により、可変減衰器6の制御
電圧Vcが急激に変動しないように検出信号Cを積分し
て平均化を行うものである。
従来のAGC増幅器の制御回路では、入力する多値QA
M変調されたIF倍信号振幅変調成分(AM成分)によ
る誤った制御情報が可変減衰器6へ出力されないように
、積分回路9の時定数を比較的に大きくしてIP信号出
力の平均電力を求めているため、多値QAM変澗の多値
数が多くなるほど、平均を求めるための必要なデータの
数が多(なり、結果としてAGCの制御速度が遅くなっ
て、フェージングなどで入力レベルの変動が急激になっ
た場合に追従できないという問題を生じていた。
M変調されたIF倍信号振幅変調成分(AM成分)によ
る誤った制御情報が可変減衰器6へ出力されないように
、積分回路9の時定数を比較的に大きくしてIP信号出
力の平均電力を求めているため、多値QAM変澗の多値
数が多くなるほど、平均を求めるための必要なデータの
数が多(なり、結果としてAGCの制御速度が遅くなっ
て、フェージングなどで入力レベルの変動が急激になっ
た場合に追従できないという問題を生じていた。
この問題は、IF増幅器5Bの出力レベルをディジタル
化し、QAM復調器の出力データとディジタル乗算して
多値QAM変調された信号出力の振幅変調成分(AM成
分)を取り除いたのち、設定値とディジタル比較し、該
比較器の誤差信号を時定数の小さな積分回路で積分して
可変減衰器6の制御電圧Vcとする本発明の構成によっ
て解決される。
化し、QAM復調器の出力データとディジタル乗算して
多値QAM変調された信号出力の振幅変調成分(AM成
分)を取り除いたのち、設定値とディジタル比較し、該
比較器の誤差信号を時定数の小さな積分回路で積分して
可変減衰器6の制御電圧Vcとする本発明の構成によっ
て解決される。
第1図は本発明のAGC増幅器の制御回路の原理ブロッ
ク図である。
ク図である。
1は直交振幅変調された搬送波信号を増幅する増幅器5
Bの出力レベルをディジタル化するA/D変換器、 2はA/D変換器1の出力データD1〜Dmと復調器出
力データI、Qから求まる本来の振幅との比の逆数を乗
算する論理回路であって、 3は論理回路2の出力を設定値と比較する比較器で、誤
差信号εを出力する。
Bの出力レベルをディジタル化するA/D変換器、 2はA/D変換器1の出力データD1〜Dmと復調器出
力データI、Qから求まる本来の振幅との比の逆数を乗
算する論理回路であって、 3は論理回路2の出力を設定値と比較する比較器で、誤
差信号εを出力する。
4は比較器3の出力する誤差信号εをアナログ信号Aに
変換するD/A変換器であって、5はD/A変換器4の
出力のアナログ信号角を平均化する積分器である。そし
て、 6は積分器5の出力電圧をその制御電圧Vcとして入力
する多値QAM信号の通過減衰量を可変する可変減衰器
である。
変換するD/A変換器であって、5はD/A変換器4の
出力のアナログ信号角を平均化する積分器である。そし
て、 6は積分器5の出力電圧をその制御電圧Vcとして入力
する多値QAM信号の通過減衰量を可変する可変減衰器
である。
本発明のAGC増幅器の制御回路は、A/D変換器1で
増幅器5Bの出力レベルをディジタル化し、論理回路2
でA/D変換器1の出力データと復調器出力データI、
Qから求まる本来の振幅との比の逆数を乗算してレベル
を本来の振幅に揃える。
増幅器5Bの出力レベルをディジタル化し、論理回路2
でA/D変換器1の出力データと復調器出力データI、
Qから求まる本来の振幅との比の逆数を乗算してレベル
を本来の振幅に揃える。
復調器出力データI、Qは、多値QAM信号の振幅変調
成分のレベル値を上記の如く一意的に表すので、論理回
路2の乗算出力は、IF増幅器5Bの出力の多値QAM
信号の振幅変調成分を取り除いた位相変調成分のみを表
す。比較器3の出力する設定値との2値の誤差信号εは
、D/A変換器4においてアナログ信号Aに変換され、
そのアナログ信号Aを積分器5において積分した電圧を
可変減衰器6の制御電圧Vcとして減衰量を可変する。
成分のレベル値を上記の如く一意的に表すので、論理回
路2の乗算出力は、IF増幅器5Bの出力の多値QAM
信号の振幅変調成分を取り除いた位相変調成分のみを表
す。比較器3の出力する設定値との2値の誤差信号εは
、D/A変換器4においてアナログ信号Aに変換され、
そのアナログ信号Aを積分器5において積分した電圧を
可変減衰器6の制御電圧Vcとして減衰量を可変する。
比較器3の出力の誤差信号εば、多値QAM信号の振幅
変調成分を取り除いた位相変調成分のみに対する誤差な
ので、D/A変換器4において変換されたアナログ値を
積分する積分器5の時定数を小さく選ぶことができる。
変調成分を取り除いた位相変調成分のみに対する誤差な
ので、D/A変換器4において変換されたアナログ値を
積分する積分器5の時定数を小さく選ぶことができる。
従って、AGC増幅器の入力信号レベルが速い速度で変
動しても充分追従できる様になって問題は解決される。
動しても充分追従できる様になって問題は解決される。
第2図は本発明のAGC増幅器の制御回路の一実施例と
しての、16値ロAM信号のAGC増幅器の制御回路の
構成を示すブロック図である。
しての、16値ロAM信号のAGC増幅器の制御回路の
構成を示すブロック図である。
A/D変換器1は、16値QAM変調された中間周波の
搬送波信号を増幅するIP増幅器5Bの出力レベルをデ
ィジタル化するアナログ/ディジタル変換器であってm
列の変換データD1〜Dmを出力する。
搬送波信号を増幅するIP増幅器5Bの出力レベルをデ
ィジタル化するアナログ/ディジタル変換器であってm
列の変換データD1〜Dmを出力する。
論理回路2は、A/D変換器1の出力データD[〜Dm
を記憶するメモリ回路21と、16値QAM復調器(図
示せず)の出力データ11〜12. Ql〜Q2より変
調波のAM成分レベルを検出するROM 22とメモリ
回路21の出力とROM 22の出力をディジタル乗算
する乗算回路23から構成される。
を記憶するメモリ回路21と、16値QAM復調器(図
示せず)の出力データ11〜12. Ql〜Q2より変
調波のAM成分レベルを検出するROM 22とメモリ
回路21の出力とROM 22の出力をディジタル乗算
する乗算回路23から構成される。
比較器3は、論理回路2の出力を設定値と比較するディ
ジタル比較器であって、2値の誤差信号εを出力する。
ジタル比較器であって、2値の誤差信号εを出力する。
D/A変換器4は、比較器3の出力する誤差信号εをア
ナログ値Aに変換するディジタル/アナログ変換器であ
る。
ナログ値Aに変換するディジタル/アナログ変換器であ
る。
可変減衰器6は、D/A変換器4の出力のアナログ信号
Aを積分回路5で積分して得る電圧を制御電圧Vcとし
て、入力の16値111AM信号の通過減衰量を可変す
る電圧制御形の可変減衰器である。
Aを積分回路5で積分して得る電圧を制御電圧Vcとし
て、入力の16値111AM信号の通過減衰量を可変す
る電圧制御形の可変減衰器である。
そしてIP増幅器5^は、可変減衰器6の入カレベ・ル
をその動作に適したレベルにする入力側の増幅器であっ
て、IP増幅器5Bは可変減衰器6の出力レベルを所定
の出力レベルに増幅する増幅器である。
をその動作に適したレベルにする入力側の増幅器であっ
て、IP増幅器5Bは可変減衰器6の出力レベルを所定
の出力レベルに増幅する増幅器である。
第3図は本実施例の動作を説明するための16値QA台
信号の各信号点の配置図であって、特に論理回路2と比
較器3の動作を説明するものである。16値QAM信号
には、第3図に示す如く、3つのレベル即ち■の1.■
のE、■の3が存在する。
信号の各信号点の配置図であって、特に論理回路2と比
較器3の動作を説明するものである。16値QAM信号
には、第3図に示す如く、3つのレベル即ち■の1.■
のE、■の3が存在する。
この3つのレベルは、16値QAM復調器の出力データ
z1〜12.吋〜Q2により一意的に決まる。
z1〜12.吋〜Q2により一意的に決まる。
従って、この復調器の出力データ11〜12.Q1〜Q
2を用いて、IF増幅器5Bの出力データ01〜口mか
ら16値QAM信号の振幅変調成分を取り除くことが出
来る。
2を用いて、IF増幅器5Bの出力データ01〜口mか
ら16値QAM信号の振幅変調成分を取り除くことが出
来る。
すなわち、第3図において、入力が■で示されるデータ
の場合は■の振幅に対し1/3なので3倍1次に■の振
幅に対し、入力が■の信号であることが分かれば■との
振幅比5/3で除して、即ち3/8倍して■の振幅と同
じにして全て■のレベルに統一する。
の場合は■の振幅に対し1/3なので3倍1次に■の振
幅に対し、入力が■の信号であることが分かれば■との
振幅比5/3で除して、即ち3/8倍して■の振幅と同
じにして全て■のレベルに統一する。
従って比較器3の出力の誤差信号εは、16値QAM信
号から振幅変調成分を取り除いた位相変調成分に対する
誤差信号である。これをAGCの制御情報として利用す
る積分回路5の時定数は小さな値に選ぶことができる。
号から振幅変調成分を取り除いた位相変調成分に対する
誤差信号である。これをAGCの制御情報として利用す
る積分回路5の時定数は小さな値に選ぶことができる。
従って入力信号の速いレベル変動に対しても充分追従で
きるAGC増幅器が実現される。
きるAGC増幅器が実現される。
以上説明した如く、本発明によれば、入力する多値QA
M信号の増幅器の出力信号に含まれている振幅変調成分
を取り除いた信号をAGCの制御情報として利用できる
ので、誤動作を防ぐための積分回路の時定数を小さな値
に選ぶことが出来て、フェージング発生時などの入力信
号の速いレベル変動に対しても、充分追従できるAGC
増幅器とする効果が得られる。
M信号の増幅器の出力信号に含まれている振幅変調成分
を取り除いた信号をAGCの制御情報として利用できる
ので、誤動作を防ぐための積分回路の時定数を小さな値
に選ぶことが出来て、フェージング発生時などの入力信
号の速いレベル変動に対しても、充分追従できるAGC
増幅器とする効果が得られる。
第1図は本発明のAGC増幅器の制御回路の構成を示す
原理ブロック図、 第2図は本発明の実施例のAGC増幅器の制御回路の構
成を示すブロック図、 第3図は本発明の実施例のAGC増幅器の制御回路の動
作を説明するための信号点配置図、第4図は従来例のA
GC増幅器の制御回路のブロック図である。 第1図、第2図、第4図において、 1はへ/D変換器、 2は論理回路、 3はディジタル比較器、 5A 、 5Bは増幅器、 6は可変減衰器、 7は検波器、 8はアナログ比較器である。 ■ ■ ■ 1:JT:3 3図
原理ブロック図、 第2図は本発明の実施例のAGC増幅器の制御回路の構
成を示すブロック図、 第3図は本発明の実施例のAGC増幅器の制御回路の動
作を説明するための信号点配置図、第4図は従来例のA
GC増幅器の制御回路のブロック図である。 第1図、第2図、第4図において、 1はへ/D変換器、 2は論理回路、 3はディジタル比較器、 5A 、 5Bは増幅器、 6は可変減衰器、 7は検波器、 8はアナログ比較器である。 ■ ■ ■ 1:JT:3 3図
Claims (1)
- 【特許請求の範囲】 直交振幅変調された搬送波信号を入力して制御電圧(V
c)により通過減衰量を可変する可変減衰器(6)と、
該可変減衰器(6)の出力を所定のレベルに増幅して出
力する増幅器(5B)からなるAGC増幅器に、 該増幅器(5B)の出力レベルをディジタル化するA/
D変換器(1)と、 該A/D変換器(1)の出力データ(D1〜Dm)と復
調器の出力データ(I、Q)から求まる本来の振幅との
比の逆数を乗算する論理回路(2)と、該論理回路(2
)の出力を設定値と比較して誤差信号εを出力する比較
器(3)と、 該比較器(3)の出力する誤差信号εをアナログ信号A
に変換するD/A変換器(4)と、該D/A変換器(4
)の出力するアナログ信号Aを平均化する積分器(5)
を具え、 該積分器(5)の出力電圧を前記可変減衰器(6)の制
御電圧(Vc)とすることを特徴としたAGC増幅器の
制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62122805A JPH07114423B2 (ja) | 1987-05-20 | 1987-05-20 | Agc増幅器の制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62122805A JPH07114423B2 (ja) | 1987-05-20 | 1987-05-20 | Agc増幅器の制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63287235A true JPS63287235A (ja) | 1988-11-24 |
JPH07114423B2 JPH07114423B2 (ja) | 1995-12-06 |
Family
ID=14845072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62122805A Expired - Fee Related JPH07114423B2 (ja) | 1987-05-20 | 1987-05-20 | Agc増幅器の制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07114423B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008211566A (ja) * | 2007-02-27 | 2008-09-11 | Kyocera Corp | 受信制御方法および受信装置 |
-
1987
- 1987-05-20 JP JP62122805A patent/JPH07114423B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008211566A (ja) * | 2007-02-27 | 2008-09-11 | Kyocera Corp | 受信制御方法および受信装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH07114423B2 (ja) | 1995-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5563916A (en) | Apparatus and method for varying the slew rate of a digital automatic gain control circuit | |
US5389927A (en) | Method and apparatus for control of an analog to digital converter | |
US4875049A (en) | Automatic level control circuit for an ad convertor | |
US6510188B1 (en) | All digital automatic gain control circuit | |
US4829593A (en) | Automatic gain control apparatus | |
US4788696A (en) | Decision timing control circuit | |
US6771719B1 (en) | Automatic gain control method and its system | |
EP0346986A2 (en) | A zero IF receiver | |
US6081565A (en) | Amplitude based coarse automatic gain control circuit | |
US7664201B2 (en) | Digital automatic gain control | |
CA2122561C (en) | Adaptive threshold decision device for multistate modulation | |
US5533064A (en) | Digital radio receiver having limiter amplifiers and logarithmic detector | |
US6121828A (en) | Demodulator | |
CA2082998C (en) | Rf receiver agc incorporating time domain equalizer circuitry | |
CA2332205C (en) | Demodulator having automatic quadrature control function | |
US5710795A (en) | Received signal decision apparatus for digital modulated signal receiver | |
US4905255A (en) | Decision directed gain control | |
JPS63287235A (ja) | Agc増幅器の制御回路 | |
US5315262A (en) | Demodulator alignment method and apparatus | |
US6707402B1 (en) | Method for converting an analog signal to a digital signal | |
KR20000061607A (ko) | 자동 이득 제어기 | |
CN101803322A (zh) | 无线接收机 | |
US5438691A (en) | Receiver using a plurality of amplifiers and analog-to-digital converters for demodulating and decoding a signal | |
JP3334794B2 (ja) | 振幅制限増幅回路 | |
JP2861778B2 (ja) | 復調装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |