JPS63283367A - Noise reducing circuit for video signal - Google Patents

Abstract

PURPOSE:To reduce the noise of a video signal by controlling a first and a second coefficient multipliers according to the contents of a code decoded by a code decoder. CONSTITUTION:A video input signal has a Y signal and a C signal separated in a YC separator 30 and only the Y signal is passed to the coefficient multiplier 15 via the coefficient multiplier 11, and a synthesizer 12. The Y signal in the video input signal is delayed by one field time, the output of the coefficient multiplier 11 and the output of the coefficient multiplier 15 grow the Y signal having a time difference and the synthesizer 12 synthesizes both the outputs. The coefficient multipliers 11, 15 are controlled in a control signal generator 20b, and operated so as not to change the output level of the synthesizer 12 according to the level of a coefficient. The code decoder 20a decodes an address code to generate a signal corresponding to the quantity of a movement from the data. Thereby, the noise of the video signal can be reduced.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ビデオディスクプレーヤ及びＶＴＲの再生映
像信号に含まれるノイズを低減するノイズ低減回路に関
するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a noise reduction circuit that reduces noise contained in reproduced video signals of video disc players and VTRs.

従来の技術 フレーム相関を利用した映像信号のノイズ低減法は、た
とえば米国特許第４０６４６３０号明細書等に開示され
、その後各種の考案や実用化が行われている。特に、近
年の放送用機器ではデジタルＴＢＣ（タイムベースコン
トロール）、！：共に／イズ低減機能が回路を共用する
形で実用化され、ニュース取材用機器（ＫＮＧ　）と呼
ばれるニュース番組の報道で性能を発揮している。しか
し、これら放送用分野で使用される機器は、性能を発揮
する為故に高価になる事も許される業務用でアリ、第４
図のように構成されている。以下、第４図について簡単
に説明する。Conventional techniques A method for reducing noise in a video signal using frame correlation is disclosed in, for example, US Pat. No. 4,064,630, and various ideas and practical applications have been made since then. In particular, in recent broadcasting equipment, digital TBC (time base control),! :The noise reduction function has been put into practical use by sharing the circuit, and is demonstrating its performance in reporting news programs called news gathering equipment (KNG). However, these equipments used in the broadcasting field are for commercial use, which can be expensive because of their performance.
It is configured as shown in the figure. Below, FIG. 4 will be briefly explained.

まず、映像入力信号はムーＤコンバータ１によシロ−８
ビツトのデジタル信号に変換される。演算器２は係数器
７からの信号に応じてムーＤコンバータ１からの入力信
号とメモリー４からの入力信号との合成比率をデジタル
的に演算し可変す不。First, the video input signal is sent to the Mu-D converter 1 by the Shiro-8.
It is converted into a bit digital signal. The arithmetic unit 2 digitally calculates and varies the synthesis ratio of the input signal from the Mu-D converter 1 and the input signal from the memory 4 according to the signal from the coefficient unit 7.

くシ形フィルターとクロマインバータ３ハ、ＮＴＳＣ映
像信号がフレーム毎に位相反転しているためにそのまま
では合成出来ない事を解決する手段であり、くし形フィ
ルターにて輝度信号とクロマ信号とを分離した後、クロ
マ成分の位相を反転し、再び輝度信号とクロマ信号との
両者を合成するようにしている。Comb-shaped filter and chroma inverter 3 is a means to solve the problem that NTSC video signals cannot be combined as they are because the phase is inverted for each frame.The comb-shaped filter separates the luminance signal and chroma signal. After that, the phase of the chroma component is inverted, and both the luminance signal and the chroma signal are combined again.

フレームメモリー４はデジタル変換された信号を１フレ
ーム期間遅延させる。The frame memory 4 delays the digitally converted signal by one frame period.

Ｄ−人コンバータ６は、ノイズ低減された演算器２の出
力をアナログ映像信号に戻す変換器である０ 同期分離、同期信号発生器６は映像入力信号に同期した
水平同期信号、垂直同期信号、メモリーとムーＤコンバ
ータ及びＤ−ムコンバータを制御するクロック等を生成
する回路である。係数冊子はモーションディテクター８
の出力を演算器２を制御する信号に変換している。The D-person converter 6 is a converter that returns the noise-reduced output of the arithmetic unit 2 to an analog video signal. This is a circuit that generates clocks and the like that control the memory, the MuD converter, and the D-Mu converter. The coefficient booklet is Motion Detector 8
The output of is converted into a signal for controlling the arithmetic unit 2.

モーションディテクター８は映像入力信号の画像の動き
量を検出する為のもので、１フレーム前の映像信号であ
るメモリー４からの信号と現在の映像信号である人−Ｄ
コンバータ１からの信号とを画像の水平方向及び垂直方
向とに比較する事により目的とする画像の動きを検出し
ている。これにより、画像の動きが大きい時は現在の映
像信号をより多く、動きが小さい時には１フレーム前の
映像信号がより多く演算器２を通過する構成にしている
。尚、演算器２による２つの映像信号の合成後の出力、
すなわちＤ−Ａコンバータ６の入力信号レベルを合成比
率の大小に関係なく一定にする様に演算器２は作用する
。The motion detector 8 is for detecting the amount of movement of the image of the video input signal, and it detects the amount of movement of the image of the video input signal, and it detects the signal from the memory 4, which is the video signal from one frame before, and the person-D, which is the current video signal.
The movement of the target image is detected by comparing the signal from the converter 1 in the horizontal and vertical directions of the image. As a result, when the motion of the image is large, more of the current video signal is passed through the computing unit 2, and when the motion is small, more of the video signal of the previous frame is passed through the arithmetic unit 2. Note that the output after combining the two video signals by the arithmetic unit 2,
That is, the arithmetic unit 2 acts to keep the input signal level of the DA converter 6 constant regardless of the magnitude of the synthesis ratio.

メモリーコントローラ９はフレームメモリー４の制御回
路として公知の技術のものである。The memory controller 9 is of known technology as a control circuit for the frame memory 4.

ノイズ低減が行えるのは、演算器２に入力される２つの
デジタル変換された映像信号、すなわちメモリー４から
の信号とムーＤコンバータ１からの信号を比較すると必
要とする映像信号成分は同一位相であるのに対し、不要
とする混入したノイズ成分の位相はランダムである事を
利用している。Noise reduction can be achieved because the required video signal components are in the same phase when comparing the two digitally converted video signals input to the calculator 2, that is, the signal from the memory 4 and the signal from the Mu-D converter 1. However, it takes advantage of the fact that the phase of the unwanted noise component mixed in is random.

そのノイズ低減のためのより具体的な動作説明を第６図
を用いて説明する。ＮＴＳＣ方式映像信号は輝度信号（
以下Ｙ信号と呼ぶ）クロマ信号（以下Ｃ信号と呼ぶ）及
び同期信号から成っているＯＣ信号の位相はフィールド
毎に９０’回転し、１フレーム毎に反転する。ここで、
映像入力信号が静止画の場合を考える。映像入力信号の
１フレーム前と現在とを比較すると、Ｙ信号は全く同レ
ベル・同位相となり、Ｃ信号は同レベル・逆位相となっ
ている。クロマインバータ１４はその為の位相反転器で
ある。ここで、信号１（映像入力信号）と信号４（クロ
マインバータ１４の出力）とを比較するとＹ信号、Ｃ信
号ともに同レベル・同位相となる。A more specific operation for noise reduction will be explained using FIG. 6. The NTSC video signal is a luminance signal (
The phase of the OC signal, which is composed of a chroma signal (hereinafter referred to as the Y signal) and a synchronization signal (hereinafter referred to as the Y signal), is rotated by 90' for each field and inverted for each frame. here,
Consider the case where the video input signal is a still image. Comparing the video input signal one frame before and now, the Y signal has exactly the same level and the same phase, and the C signal has the same level and opposite phase. The chroma inverter 14 is a phase inverter for this purpose. Here, when signal 1 (video input signal) and signal 4 (output of chroma inverter 14) are compared, both the Y signal and the C signal have the same level and phase.

係数器１１及び係数器１６は互いに逆に作用し、合成器
１２の出力は映像入力信号に対応する一定レベルの映像
出力信号となっている０比較器１６は信号１と信号４と
がレベル、位相ともに全く同一である時はその出力は零
となり、モーションディテクター１了は画像の動きがな
しと判定して係数器１１及び１６を制御する。The coefficient multiplier 11 and the coefficient multiplier 16 act inversely to each other, and the output of the synthesizer 12 is a video output signal of a constant level corresponding to the video input signal. When the phases are exactly the same, the output becomes zero, and the motion detector 1 determines that there is no movement of the image and controls the coefficient multipliers 11 and 16.

一方、映像信号中に含まれるノイズ成分は一般にランダ
ムノイズでアリ、フレーム毎やフィールド毎では特別な
位相関係を持たない。従って、合成器１２の出力は一定
レベルの映像信号に対してノイズ成分が低減され、ルー
プ構成となっている為、低減度は積分される。Ｓ／Ｎの
改善度は１゜１ｏ〜１５ｄＢ　　もの効果がある。On the other hand, noise components contained in video signals are generally random noises and do not have any special phase relationship for each frame or field. Therefore, the noise component of the output of the synthesizer 12 is reduced for a video signal of a constant level, and since it has a loop configuration, the degree of reduction is integrated. The degree of improvement in S/N is as much as 1°10 to 15 dB.

しかしながら、動画になると１フィールド期間である□
秒間には画像が動いているから静止画時と同様の深い帰
還（Ｋを大きくする）をかけると残像現象が発生してし
まい好ましくない。そしてこの残像の悪影響は動きの速
い画像根太きく現われてしまう。しかし、反面、動きの
速い画像は比較的ノイズが目立たない。そこで、比較器
１６の出力を画像の水平方向及び垂直方向との両軸に対
して変化の急峻さを調べ判定するのがモーションディテ
クター１７であり、画像の動き量に対応して係数器１１
と係数器１６とを制御する事により残像量とＳ／Ｎ改善
との両面から最適な映像出力が得られる構成としている
。However, when it comes to video, it is one field period□
Since the image is moving every second, applying deep feedback (increasing K) similar to that used for still images will cause an afterimage phenomenon, which is undesirable. The negative effects of this afterimage appear in the thick images of fast-moving images. However, on the other hand, noise is relatively less noticeable in fast-moving images. Therefore, the motion detector 17 examines and determines the steepness of the change in the output of the comparator 16 with respect to both the horizontal and vertical axes of the image.
By controlling the coefficient unit 16 and the coefficient unit 16, the configuration is such that an optimal video output can be obtained in terms of both the amount of afterimage and S/N improvement.

これらは、１９７８年３月号のニスエムピーティー（−
（ＳＭＰＴＥ　）ＶＯｌ、８了（７）’７　　ディジタ
ル　ノイズ　リデューサ　フォア　エンクローズド　Ｎ
ＴＳＣシグナル’　（２Ｌ　Ｄｉｇｉｔａｌ　Ｎｏ１ｓ
ｅＲｅｄｕｃｅｒ　ｆｏｒ　Ｅｎｃｌｏｓｅｄ　Ｎ　Ｔ
　Ｓ　ＣＳｉｇｎａｌｓ　）や昭和５３年８月２６日付
テレビジョン学会報告書の［視覚特性を考慮したテレビ
ジョンノイズレデューサ」などに紹介されている。These are from the March 1978 issue of Nissmpity (-
(SMPTE) VOl, 8 (7)'7 Digital Noise Reducer for Enclosed N
TSC Signal' (2L Digital No1s
eReducer for Enclosed N T
S CSignals) and ``Television Noise Reducer Considering Visual Characteristics'' in the Television Society Report dated August 26, 1978.

発明が解決しようとする問題点 しかし、これら従来技術で常にネックになっているのが
モージョンディテクター１了であり、視覚特性とＳ／Ｎ
改善との兼ね合いから係数器をどう制御するか（前述の
Ｋをどう選ぶか）という技術的問題と共に低コスト化を
どう達成するかが未解決であった。従って、低価格帯の
民生用機器に於ては最初からＳ／Ｎ改善性能を低目に押
えたりユーザーがマニュアルにて調節する等の手段を採
っている。Problems to be Solved by the Invention However, the problem with these conventional technologies is the motion detector, which has problems with visual characteristics and S/N.
In addition to the technical problem of how to control the coefficient multiplier (how to choose the above-mentioned K) in view of improvements, the question of how to achieve cost reduction remained unresolved. Therefore, in low-priced consumer equipment, measures are taken such as keeping the S/N improvement performance low from the beginning or allowing the user to manually adjust it.

しかし録画済媒体の再生機に於ては上記の係数器１１及
び１６を自動的に制御できる事が望まれているが、末だ
安価な具体的解決手段は実用化されていないのが現状で
ある。However, although it is desired that the above-mentioned coefficient multipliers 11 and 16 can be automatically controlled in a playback device for recorded media, no inexpensive concrete solution has yet been put into practical use. be.

本発明は録画済媒体の再生に於て、安価なモーション検
出手段を持つノイズ低減回路を提供しようとするもので
ある。The present invention seeks to provide a noise reduction circuit with inexpensive motion detection means for playing back recorded media.

問題点を解決するための手段 この目的を達成する為に、本発明では、録画済媒体への
録画モード時に既存技術を用いて画像の動き量を検出し
、それをコード化した後、記録しようとする映像信号の
垂直ブランキング区間に挿入し、その媒体の再生モード
時には挿入されたコード信号を解読する事によジ画像の
動き量を安価に検知するようにした事を特徴としている
０作用 かかる本発明によれは、垂直ブランキング中に挿入され
たコード信号の解読は安価に達成する事が可能である。Means for Solving the Problems In order to achieve this objective, the present invention uses existing technology to detect the amount of image movement during recording mode on a recorded medium, encodes it, and then records it. The 0 function is characterized in that it is inserted into the vertical blanking section of a video signal, and when the medium is in playback mode, the amount of movement of the image can be detected at low cost by decoding the inserted code signal. According to the present invention, the code signal inserted during vertical blanking can be decoded at low cost.

たとえば、ＶＨＤ方式（溝無し静電容量方式）をはじめ
とするビデオディスクシステムでは既にアドレスが体系
づけられて用いられている。従って、このような場合に
はコード体系を一部追加変更する事のみで安価に本発明
による動き検出が可能となり、効果的な映像信号のノイ
ズ低減を行なう事が出来る。For example, addresses have already been systematized and used in video disc systems such as the VHD system (grooveless capacitance system). Therefore, in such a case, motion detection according to the present invention can be performed at low cost by only partially adding and changing the code system, and it is possible to effectively reduce noise in the video signal.

実施例 以下、本発明の一実施例について、添付図面を用いて説
明する。第１図は本装置の一実施例の基本構成であり、
従来技術で説明した第６図に対応している。映像入力信
号である信号１には前記問題を解決する為の手段で説明
した動き量に相当するコード信号が付加されている。係
数器１１１合成器１２．１フレーム遅延器１３．クロマ
インバータ１４．係数器１６は従来技術で説明した第５
図の各ブロックと同様の動作を行なう。コード解読器２
０は映像入力信号よりアドレスコード信号を分離し解読
する動作を行なう０ ＶＨＤ方式ビデオディスクプレーヤのアドレス゛　コー
ド体系は２９ビツトのパイフェース変調されたシリアル
パルス列信号を用いて再生のチャプターナンバー、再生
のタイムナンバー及び再生のトラックナンバーをそれぞ
れコード化し、垂直ブランキング期間の１７Ｈと２８０
Ｈ，１８Ｈと１８１Ｈ，２０Ｈと２８３Ｈとにそれぞれ
挿入されている。そのチャプターアドレスについて更に
詳しく説明する。ライン１７及びライン２８０に挿入さ
れているチャプターアドレスは第２図ａの様になってい
る。記録媒体であるディスクは９００　ｒｐｍで回転す
る為、ディスク１回転で４回同じアドレスコード信号が
入っている。本実施例ではこの４回の内１回のアドレス
コードを１部変更して動き量をコード化した信号を付加
しようとするもので、第２図すにその内容を示す。Ｎ１
〜Ｎ７はそれぞれ４ビツトのシリアルパルス列である。EXAMPLE Hereinafter, an example of the present invention will be described with reference to the accompanying drawings. FIG. 1 shows the basic configuration of one embodiment of this device,
This corresponds to FIG. 6 described in the prior art. A code signal corresponding to the amount of motion described in the section for solving the above problem is added to the signal 1 which is the video input signal. Coefficient unit 111 Combiner 12.1 Frame delay unit 13. Chroma inverter 14. The coefficient unit 16 is the fifth coefficient unit explained in the prior art.
The same operation as each block in the figure is performed. code decoder 2
0 performs the operation of separating and decoding the address code signal from the video input signal. The address code system of the VHD video disc player uses a 29-bit pie-phase modulated serial pulse train signal to determine the playback chapter number and playback time. The number and playback track number are coded respectively, and the vertical blanking period is 17H and 280.
H, 18H, 181H, 20H and 283H, respectively. The chapter address will be explained in more detail. The chapter addresses inserted in line 17 and line 280 are as shown in FIG. 2a. Since the disk as a recording medium rotates at 900 rpm, the same address code signal is entered four times in one rotation of the disk. In this embodiment, a part of the address code of one of these four times is changed to add a signal encoded with the amount of movement, and the contents thereof are shown in FIG. N1
-N7 are each a 4-bit serial pulse train.

従って、４Ｘ７＋１　＝２９のシリアルパルス列リであ
る。Therefore, there are 4×7+1=29 serial pulse trains.

Ｎ１は識別コードと呼ばれ、ＶＨＤ方式の正しいアドレ
スパルス列のヘッダーとしての役割を果す為のもので常
に正正負負となっている。Ｎ２の上位２ビツトはアドレ
スコードの種類でチャプターアドレス、タイムアドレス
、ページアドレスのどれであるかを表わすＯＨ２の下位
２ビツトは音声モードの種類で、ステレオ、モノラル、
バイリンガルのどれであるかを表わす。Ｎ３とＮ４はＢ
ＣＤ方式で表わすチャプタ一番号、Ｎｓ　、　Ｈｅ　、
　Ｎ７は同一チャプター内での経過時間を表わす為に使
用される。N1 is called an identification code, and serves as a header for the correct address pulse train of the VHD system, and is always positive, negative, negative, or negative. The upper 2 bits of N2 are the type of address code, indicating whether it is a chapter address, time address, or page address. The lower 2 bits of OH2 are the type of audio mode: stereo, monaural, or
Indicates whether the person is bilingual. N3 and N4 are B
Chapter number expressed in CD format, Ns, He,
N7 is used to represent the elapsed time within the same chapter.

このアドレス体系を基本に新たにＮ２で不確定。Based on this address system, a new N2 is established.

不使用になっている上位２ピツトとそれに続くＮｓ、Ｎ
ｅｓ、Ｎ了の１２ビツトを用いて本発明で前述した動き
量のデータを表わそうとするのが本実施例の考え方であ
る。ＶＨＤ方式のチャプターアドレスは、同一トランク
上に４回入っているが、本実施例ではこの４回の内１回
に前記の動き量を表わすデータを入れるもので第２図す
にその内容を示す。The top two unused pits and the following Ns, N
The idea of this embodiment is to use 12 bits, es and N, to represent the motion amount data described above in the present invention. The chapter address of the VHD system is entered four times on the same trunk, but in this embodiment, the data representing the amount of movement is entered one of these four times, and the contents are shown in Figure 2. .

Ｎ２の上位２ビツトは「１，１」時がチャプターアドレ
ス、「１，０」時がタイムアドレス。When the upper 2 bits of N2 are "1, 1", it is a chapter address, and when it is "1, 0", it is a time address.

「ｏ、１」時がページアドレスであり「ｏ、０」は不使
用としている。ここで本実施例では、「０゜０」を使用
してこれに続（Ｎｓ、Ｎｅ、Ｎ７の１２ピツトを使用し
て画像の動き景のデータを入れる。従ってアドレスデー
タの解読は、従来の回路構成及び解読用プログラムを大
幅に変更する事なく行える。"o, 1" is the page address, and "o, 0" is not used. In this embodiment, "0°0" is used, and 12 pits (Ns, Ne, N7) are used to input the motion scene data of the image.Therefore, the decoding of the address data is similar to the conventional method. This can be done without significantly changing the circuit configuration or decoding program.

第３図はデジタルフィールドメモリーを用いたより具体
的な実施例である。回路構成も最も安価とする為、Ｙ信
号のみをノイズ低減すると共に係数器１１と係数器１６
２合成器１２はＹ信号がアナログの状態で動作させてい
る。第３図は第１図とは異なる回路構成ではあるが、コ
ード信号を使って１１及び１６０両係数器を制御しよう
とする基本思想は同じである。FIG. 3 shows a more specific embodiment using digital field memory. In order to make the circuit configuration the cheapest, only the Y signal is reduced in noise, and the coefficient multiplier 11 and the coefficient multiplier 16 are used.
The 2-synthesizer 12 is operated with the Y signal in an analog state. Although FIG. 3 has a different circuit configuration from FIG. 1, the basic idea of controlling both the 11 and 160 coefficient multipliers using code signals is the same.

まず、映像入力信号はｙｃ分離器３０にてＹ信号とＣ信
号とが分離され、Ｙ信号のみが係数器１１、合成器１２
．Ａ−Ｄコンバータ１３ａ、デジタルフィールドメモリ
ー１３ｂ、Ｄ−ムコンハータ１３０　、ＬＰＦｌ　３θ
、係数器１５と流れる。First, a video input signal is separated into a Y signal and a C signal by a yc separator 30, and only the Y signal is sent to a coefficient unit 11 and a synthesizer 12.
．． A-D converter 13a, digital field memory 13b, D-mukon hearta 130, LPFi 3θ
, and flows to the coefficient unit 15.

同期分離同期信号発生器６．メモリーコントローラー１
３ｄ　、　Ａ−Ｄニア：／メータ１３ａ、デジタルフイ
ールドメモリー１３ｂ、Ｄ−ムコンメータ１３Ｃ，メモ
リーコントローラー１３＋１　、　ＬＰＦ１３ｅｌは、
映像入力信号中のＹ信号を１フィールド時間だけ遅延さ
せる。Sync separation sync signal generator6. Memory controller 1
3d, A-D near: /meter 13a, digital field memory 13b, D-mukon meter 13C, memory controller 13+1, LPF 13el,
The Y signal in the video input signal is delayed by one field time.

従って、係数器１１の出力と係数器１６の出力とはＮＴ
ＳＣ方式映像信号の場合約舟秒の時間差を持つＹ信号と
なる。合成器１２はこの両者を合成するが、前述の如く
必要とする信号成分は同レベル・同位相であジ、不要な
ノイズ成分はランダムで位相関係も無いから、合成器１
２の出力は相対的にノイズ低減される。回路構成はこの
積分型となっているので約１０ｄＢ以上のＳ／Ｎ改善が
行える。係数器１１と係数器１５は、制御信号発生器２
０ｂにて制御され合成器１２の出力レベルが係数の大小
で変化しない様に動作する０コード解読器２０１Ｌは第
２図すに示したアドレスコードの解読を行ない、Ｎ５．
Ｎ６．Ｎ７のデータから動き量に相当する信号を発生さ
せ、２０ｂを制御する。ｙｃ合成３１はＹ信号とＣ信号
から複合映像信号を合成する。Therefore, the output of the coefficient unit 11 and the output of the coefficient unit 16 are NT
In the case of an SC video signal, the Y signal has a time difference of approximately 10 seconds. The combiner 12 combines the two, but as mentioned above, the necessary signal components are at the same level and in the same phase, and the unnecessary noise components are random and have no phase relationship.
The output of No. 2 is relatively noise-reduced. Since the circuit configuration is of this integral type, it is possible to improve the S/N by about 10 dB or more. The coefficient unit 11 and the coefficient unit 15 are connected to the control signal generator 2.
The 0 code decoder 201L, which is controlled by N5.0b and operates so that the output level of the synthesizer 12 does not change depending on the magnitude of the coefficient, decodes the address code shown in FIG.
N6. A signal corresponding to the amount of movement is generated from the data of N7 to control 20b. The yc synthesis 31 synthesizes a composite video signal from the Y signal and the C signal.

発明の効果 以上の様に、本発明によれば、記録時に動き量が予め挿
入されている為、これを用いて安価に動き量の検出が行
え、実用的な映像信号のノイズ低減機能を簡単な回路に
て達成する事が可能となる。Effects of the Invention As described above, according to the present invention, since the amount of movement is inserted in advance at the time of recording, the amount of movement can be detected at low cost using this, and a practical video signal noise reduction function can be easily implemented. This can be achieved with a circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例における映像信号のノイズ低
減回路の基本ブロック図、第２図はＶＨＤ方式ビデオデ
ィスクプレーヤにおけるコード体系を従来例と本実施例
とで比較して示す体系図、第３図は本発明の一実施例で
あり１フイールドメモリーを用いた場合の映像信号のノ
イズ低減回路のブロック図、第４図は従来例のノイズ低
減装置のブロック図、第６図は従来例における映像信号
のノイズ低減装置の基本構成を示すブロック図である。 ３０・・・・・・ＹＣ分離器、３１・・・・・・ＹＣ合
成器、１１・・・・・・係数器、１２・・・・・・合成
器、１３＆・・・・・・ムーＤコンバータ、１３ｂ・・
・・・・デジタルフィールドメモリー、１３０・・・・
・・Ｄ−Ａコンバータ、１３ｄ・・・・・・メモリーコ
ントローラー、１３ｅ・・・・・・Ｌ　Ｐ　Ｆ。 １６・・・・・・係数器、２０・・・・・・制御信号発
生器、６・・・・・・同期分離同期信号発生器、２０＆
・・・・・・コード解読器。 代理人の氏名　弁理士　中　尾　敏　男　はが１名第１
図 第２図FIG. 1 is a basic block diagram of a video signal noise reduction circuit according to an embodiment of the present invention, and FIG. 2 is a system diagram showing a comparison of the coding system in a VHD video disc player between a conventional example and this embodiment. Fig. 3 is a block diagram of a video signal noise reduction circuit using one field memory, which is an embodiment of the present invention, Fig. 4 is a block diagram of a conventional noise reduction device, and Fig. 6 is a conventional example. FIG. 2 is a block diagram showing the basic configuration of a video signal noise reduction device in FIG. 30... YC separator, 31... YC combiner, 11... Coefficient unit, 12... Combiner, 13 &... Mu D converter, 13b...
...Digital field memory, 130...
...D-A converter, 13d...Memory controller, 13e...L P F. 16... Coefficient unit, 20... Control signal generator, 6... Synchronization separation synchronization signal generator, 20 &
・・・・・・Code decoder. Name of agent: Patent attorney Toshio Nakao (1st person)
Figure 2

Claims (1)

【特許請求の範囲】[Claims] 入力映像信号を１フレーム分又は１フィールド分遅延さ
せる遅延器と、入力映像信号のレベルをデジタル的又は
アナログ的に増減する第１の係数器と、遅延された映像
信号のレベルをデジタル的又はアナログ的に増減する第
２の係数器と、第１の係数器及び第２の係数器の各出力
を合成する合成器と、入力映像信号の中に挿入された動
き量をあらわすコード信号を解読するコード解読器とを
具備し、上記コード解読器によって解読したコード内容
に応じて上記第１の係数器及び第２の係数器を制御する
事によって映像信号のノイズ低減を行う事を特徴とする
映像信号のノイズ低減回路。A delay device that delays the input video signal by one frame or one field, a first coefficient device that increases or decreases the level of the input video signal digitally or analogously, and a first coefficient device that increases or decreases the level of the delayed video signal digitally or analogously. a second coefficient multiplier that increases or decreases the amount of motion; a synthesizer that combines the respective outputs of the first coefficient multiplier and the second coefficient multiplier; and a code signal that represents the amount of motion inserted into the input video signal. and a code decoder, and the video signal is characterized in that noise is reduced in the video signal by controlling the first coefficient multiplier and the second coefficient multiplier according to the code content decoded by the code decoder. Signal noise reduction circuit.