JP3449172B2 - ３相４線中性線欠相検出装置及び回路遮断器 - Google Patents
３相４線中性線欠相検出装置及び回路遮断器Info
- Publication number
- JP3449172B2 JP3449172B2 JP14629897A JP14629897A JP3449172B2 JP 3449172 B2 JP3449172 B2 JP 3449172B2 JP 14629897 A JP14629897 A JP 14629897A JP 14629897 A JP14629897 A JP 14629897A JP 3449172 B2 JP3449172 B2 JP 3449172B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- voltage
- wire
- circuit
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、３相４線電路の
中性線の欠相により主回路に異常電圧が印加されたとき
に、この異常電圧を検出する３相４線中性線欠相検出装
置、及びこの装置の出力に応じて主回路の通電を遮断す
る回路遮断器に関するものである。
中性線の欠相により主回路に異常電圧が印加されたとき
に、この異常電圧を検出する３相４線中性線欠相検出装
置、及びこの装置の出力に応じて主回路の通電を遮断す
る回路遮断器に関するものである。
【０００２】
【従来の技術】図６は例えば実開平４−７２５３３号に
示された従来の単相３線式回路遮断器を示す回路図であ
る。図６において、１０２は中性線、１０３は電圧線、
１０４は電圧線、１０７は検出回路１１０に接続され、
他方の分圧抵抗１０８と分圧抵抗１０９により、中性線
１０２と電圧線１０４間の電圧を分圧する分圧回路、１
１１はゲートが検出回路１１０に接続され、アノードが
ダイオードを介して電磁石１１２に接続され、カソード
がダイオードを介して電圧線１０４に接続されたサイリ
スタ、１１２は電圧線１０３とダイオードを介してサイ
リスタ１１１に接続された電磁石、１１３は抵抗付のテ
ストスイッチ１１４と抵抗１１５の直列接続からなり、
分圧抵抗１０８に並列接続されたテスト回路である。
示された従来の単相３線式回路遮断器を示す回路図であ
る。図６において、１０２は中性線、１０３は電圧線、
１０４は電圧線、１０７は検出回路１１０に接続され、
他方の分圧抵抗１０８と分圧抵抗１０９により、中性線
１０２と電圧線１０４間の電圧を分圧する分圧回路、１
１１はゲートが検出回路１１０に接続され、アノードが
ダイオードを介して電磁石１１２に接続され、カソード
がダイオードを介して電圧線１０４に接続されたサイリ
スタ、１１２は電圧線１０３とダイオードを介してサイ
リスタ１１１に接続された電磁石、１１３は抵抗付のテ
ストスイッチ１１４と抵抗１１５の直列接続からなり、
分圧抵抗１０８に並列接続されたテスト回路である。
【０００３】次に、上記従来の単相３線式回路遮断器の
動作を説明する。中性線１０２が非欠相で抵抗付テスト
スイッチ１１４がＯＦＦの場合は、分圧回路１０７の分
圧抵抗１０９の電圧が所定値を超えないため、検出回路
１１０はサイリスタ１１１に出力せず、単相３線式回路
遮断器は動作しない。
動作を説明する。中性線１０２が非欠相で抵抗付テスト
スイッチ１１４がＯＦＦの場合は、分圧回路１０７の分
圧抵抗１０９の電圧が所定値を超えないため、検出回路
１１０はサイリスタ１１１に出力せず、単相３線式回路
遮断器は動作しない。
【０００４】抵抗付テストスイッチ１１４がＯＮの場合
は、分圧抵抗１０８の両端が抵抗１１５と抵抗付スイッ
チ１１４からなるテスト回路１１３によってバイパスさ
れ、分圧抵抗１０８の電圧が下がり、分圧抵抗１０９の
電圧が上昇する。このとき、分圧抵抗１０９の電圧が所
定値を越えるため、検出回路１１０はサイリスタ１１１
のゲートへ出力する。検出回路１１０の出力をサイリス
タ１１１が受けると、サイリスタ１１１のアノード−カ
ソード間が導通し、電磁石１１２により遮断器の接点が
引き外される。
は、分圧抵抗１０８の両端が抵抗１１５と抵抗付スイッ
チ１１４からなるテスト回路１１３によってバイパスさ
れ、分圧抵抗１０８の電圧が下がり、分圧抵抗１０９の
電圧が上昇する。このとき、分圧抵抗１０９の電圧が所
定値を越えるため、検出回路１１０はサイリスタ１１１
のゲートへ出力する。検出回路１１０の出力をサイリス
タ１１１が受けると、サイリスタ１１１のアノード−カ
ソード間が導通し、電磁石１１２により遮断器の接点が
引き外される。
【０００５】
【発明が解決しようとする課題】上記のような従来の単
相３線式回路遮断器では、交流を半波整流により直流化
しているので、テスト回路１１３に印加される電圧は零
点を有する。一方、図７に示す従来の３相４線式回路遮
断器のような回路では、交流を全波整流により直流化し
ているので、テスト回路に印加される電圧は図８に示す
ような直流電圧となる。この直流電圧は零点がないの
で、使用電圧が高くなるにつれテストスイッチの開閉が
困難になり、大型のスイッチが必要になるという問題が
あった。
相３線式回路遮断器では、交流を半波整流により直流化
しているので、テスト回路１１３に印加される電圧は零
点を有する。一方、図７に示す従来の３相４線式回路遮
断器のような回路では、交流を全波整流により直流化し
ているので、テスト回路に印加される電圧は図８に示す
ような直流電圧となる。この直流電圧は零点がないの
で、使用電圧が高くなるにつれテストスイッチの開閉が
困難になり、大型のスイッチが必要になるという問題が
あった。
【０００６】この発明は、上述のような問題点を解決す
るためになされたもので、３相４線電路に接続される３
相４線中性線欠相検出装置及び回路遮断器において、確
実に開閉でき、低圧で小型なテストスイッチを使用でき
る３相４線中性線欠相検出装置及び回路遮断器を得るも
のである。
るためになされたもので、３相４線電路に接続される３
相４線中性線欠相検出装置及び回路遮断器において、確
実に開閉でき、低圧で小型なテストスイッチを使用でき
る３相４線中性線欠相検出装置及び回路遮断器を得るも
のである。
【０００７】
【課題を解決するための手段】この発明に係る３相４線
中性線欠相検出装置は、中性線の欠相による異常電圧を
比較器により検出する３相４線中性線欠相検出装置にお
いて、ゲート端子が抵抗を介して分圧抵抗に接続され、
前記分圧抵抗を介して流れる電流の一部を電流制限抵抗
を介して前記比較器の入力側に供給する半導体スイッチ
ング素子と、前記電流制限抵抗と並列に接続され、通電
時に前記電流制限抵抗をバイパスするテストスイッチ
と、前記半導体スイッチング素子のゲート端子と前記比
較器の入力側とに接続され、前記テストスイッチに印加
される電圧を制限するインピーダンス素子とを備えたも
のである。
中性線欠相検出装置は、中性線の欠相による異常電圧を
比較器により検出する３相４線中性線欠相検出装置にお
いて、ゲート端子が抵抗を介して分圧抵抗に接続され、
前記分圧抵抗を介して流れる電流の一部を電流制限抵抗
を介して前記比較器の入力側に供給する半導体スイッチ
ング素子と、前記電流制限抵抗と並列に接続され、通電
時に前記電流制限抵抗をバイパスするテストスイッチ
と、前記半導体スイッチング素子のゲート端子と前記比
較器の入力側とに接続され、前記テストスイッチに印加
される電圧を制限するインピーダンス素子とを備えたも
のである。
【０００８】また、比較器の電源電圧が、３相４線式電
路における３相の各相に接続された整流回路により整流
された電圧である。また、インピーダンス素子はツェナ
ーダイオードである。また、一端が前記整流回路の直流
側に接続され、他端が前記比較器の出力側に接続された
トリガー回路の出力側に接続され、中性線の欠相による
異常電圧によって接点出力を起動させるとともに、半導
体スイッチング素子のゲート端子を接地させる接点出力
を有したリレーコイルを備えたものである。また、前記
トリガー回路は、前記リレーコイルを介して接続された
サイリスタと、前記サイリスタに直列接続され、そのベ
ース端子が前記比較器に接続されたトランジスタとを備
えたものである。
路における３相の各相に接続された整流回路により整流
された電圧である。また、インピーダンス素子はツェナ
ーダイオードである。また、一端が前記整流回路の直流
側に接続され、他端が前記比較器の出力側に接続された
トリガー回路の出力側に接続され、中性線の欠相による
異常電圧によって接点出力を起動させるとともに、半導
体スイッチング素子のゲート端子を接地させる接点出力
を有したリレーコイルを備えたものである。また、前記
トリガー回路は、前記リレーコイルを介して接続された
サイリスタと、前記サイリスタに直列接続され、そのベ
ース端子が前記比較器に接続されたトランジスタとを備
えたものである。
【０００９】さらにまた、この発明に係る回路遮断器
は、中性線の欠相による異常電圧を比較器により検出
し、主回路の通電を遮断する回路遮断器において、ゲー
ト端子が抵抗を介して分圧抵抗に接続され、前記分圧抵
抗を介して流れる電流の一部を電流制限抵抗を介して前
記比較器の入力側に供給する半導体スイッチング素子
と、前記電流制限抵抗と並列に接続され、通電時に前記
電流制限抵抗をバイパスするテストスイッチと、前記半
導体スイッチング素子のゲート端子と前記比較器の入力
側とに接続され、前記テストスイッチに印加される電圧
を制限するインピーダンス素子とを備えたものである。
は、中性線の欠相による異常電圧を比較器により検出
し、主回路の通電を遮断する回路遮断器において、ゲー
ト端子が抵抗を介して分圧抵抗に接続され、前記分圧抵
抗を介して流れる電流の一部を電流制限抵抗を介して前
記比較器の入力側に供給する半導体スイッチング素子
と、前記電流制限抵抗と並列に接続され、通電時に前記
電流制限抵抗をバイパスするテストスイッチと、前記半
導体スイッチング素子のゲート端子と前記比較器の入力
側とに接続され、前記テストスイッチに印加される電圧
を制限するインピーダンス素子とを備えたものである。
【００１０】
実施の形態１．以下この発明の実施の形態１について説
明する。図１は、この発明の実施の形態１に係る３相４
線中性線欠相検出装置の回路を示す図である。図におい
て、１はダイオード１１〜１６からなる３相全波整流回
路であり、３相４線電路（主回路）で使用される値が４
００Ｖのとき、３相全波整流回路１により直流化された
電圧は２００Ｖ以上となる。２は３相全波整流回路１の
直流側に接続された分圧抵抗２１を介してこの電圧が電
源電圧となるように接続され、分圧抵抗２２を介して中
性線Nに接続され、中性線Ｎの電圧をしきい値ＶREFと比
較する比較器、３は比較器２の出力側に接続されたトリ
ガー回路、４はトリガー回路３の出力側に接続されたリ
レー回路、５はリレー回路４によって開閉される接点で
ある。
明する。図１は、この発明の実施の形態１に係る３相４
線中性線欠相検出装置の回路を示す図である。図におい
て、１はダイオード１１〜１６からなる３相全波整流回
路であり、３相４線電路（主回路）で使用される値が４
００Ｖのとき、３相全波整流回路１により直流化された
電圧は２００Ｖ以上となる。２は３相全波整流回路１の
直流側に接続された分圧抵抗２１を介してこの電圧が電
源電圧となるように接続され、分圧抵抗２２を介して中
性線Nに接続され、中性線Ｎの電圧をしきい値ＶREFと比
較する比較器、３は比較器２の出力側に接続されたトリ
ガー回路、４はトリガー回路３の出力側に接続されたリ
レー回路、５はリレー回路４によって開閉される接点で
ある。
【００１１】２２、２３は主回路の中性線Ｎと比較器２
の入力側端子との間に直列接続された分圧抵抗、２４は
比較器２の入力側端子に並列に接続された感度調整抵
抗、４１はコレクタが分圧抵抗２２と分圧抵抗２３との
間に接続され、ベース（ゲート端子）が抵抗２５を介し
てコレクタに接続され、エミッタが電流制限抵抗２６に
接続されたトランジスタ（半導体スイッチング素子）、
３１はカソードがトランジスタ４１のベースに接続さ
れ、アノードが比較器２の入力側に接続され、テストス
イッチＴＳに印加される電圧を制限するツェナーダイオ
ード（インピーダンス素子）、ＴＳは電流制限抵抗２６
の両端に接続されたテストスイッチである。なお、中性
線Ｎが欠相し図示しない負荷に異常電圧が発生したと
き、比較器２が動作するように、分圧抵抗２２、２３
は、抵抗２５、電流制限抵抗２６の抵抗値よりも小さい
抵抗値のものを選択する。
の入力側端子との間に直列接続された分圧抵抗、２４は
比較器２の入力側端子に並列に接続された感度調整抵
抗、４１はコレクタが分圧抵抗２２と分圧抵抗２３との
間に接続され、ベース（ゲート端子）が抵抗２５を介し
てコレクタに接続され、エミッタが電流制限抵抗２６に
接続されたトランジスタ（半導体スイッチング素子）、
３１はカソードがトランジスタ４１のベースに接続さ
れ、アノードが比較器２の入力側に接続され、テストス
イッチＴＳに印加される電圧を制限するツェナーダイオ
ード（インピーダンス素子）、ＴＳは電流制限抵抗２６
の両端に接続されたテストスイッチである。なお、中性
線Ｎが欠相し図示しない負荷に異常電圧が発生したと
き、比較器２が動作するように、分圧抵抗２２、２３
は、抵抗２５、電流制限抵抗２６の抵抗値よりも小さい
抵抗値のものを選択する。
【００１２】次に動作について説明する。
〔定常時〕
定常時には、テストスイッチＴＳがＯＦＦであり、トラ
ンジスタ４１が導通するが、電流制限抵抗２６はツェナ
ーダイオード３１によって一定な電圧に制限されるの
で、トランジスタ４１を介して比較器２に流れる電流は
微小に抑えられる。したがって、大部分の電流は、分圧
抵抗２３、感度調整抵抗２４を介して流れ、感度調整抵
抗２４の電圧はしきい値ＶＲＥＦまで上がらないため、
比較器２はトリガー回路３に信号を出力しない。
ンジスタ４１が導通するが、電流制限抵抗２６はツェナ
ーダイオード３１によって一定な電圧に制限されるの
で、トランジスタ４１を介して比較器２に流れる電流は
微小に抑えられる。したがって、大部分の電流は、分圧
抵抗２３、感度調整抵抗２４を介して流れ、感度調整抵
抗２４の電圧はしきい値ＶＲＥＦまで上がらないため、
比較器２はトリガー回路３に信号を出力しない。
【００１３】また、中性線Ｎの欠相時には、図示しない
負荷から中性線Ｎに異常電圧（高電圧）が流れるため、
分圧抵抗２３に過大電流が通電し、感度調整抵抗２４の
電圧はしきい値ＶREFよりも高い値となり、比較器２は
引き外し信号をトリガー回路３に出力する。
負荷から中性線Ｎに異常電圧（高電圧）が流れるため、
分圧抵抗２３に過大電流が通電し、感度調整抵抗２４の
電圧はしきい値ＶREFよりも高い値となり、比較器２は
引き外し信号をトリガー回路３に出力する。
【００１４】〔動作テスト時〕
３相４線中性線欠相検出装置の動作テスト時には、テス
トスイッチＴＳをＯＮする。このとき、テストスイッチ
ＴＳにより電流制限抵抗２６がバイパス（短絡）され、
トランジスタ４１のコレクタ−エミッタ間とテストスイ
ッチＴＳによって、分圧抵抗２３が短絡された状態とな
り、大部分の電流がテストスイッチＴＳを介して流れ、
比較器２の入力電圧がＶＲＥＦ以上に上昇する。そし
て、比較器２が引き外し信号をトリガー回路３へ出力
し、リレー回路４がトリガー回路３のトリガー信号を受
けて、接点５を動作させる。このとき、テストスイッチ
ＴＳは、ツェナーダイオード３１によって一定の電圧以
下に抑えられているので、接点５の動作確認後容易にＯ
ＦＦすることができる。
トスイッチＴＳをＯＮする。このとき、テストスイッチ
ＴＳにより電流制限抵抗２６がバイパス（短絡）され、
トランジスタ４１のコレクタ−エミッタ間とテストスイ
ッチＴＳによって、分圧抵抗２３が短絡された状態とな
り、大部分の電流がテストスイッチＴＳを介して流れ、
比較器２の入力電圧がＶＲＥＦ以上に上昇する。そし
て、比較器２が引き外し信号をトリガー回路３へ出力
し、リレー回路４がトリガー回路３のトリガー信号を受
けて、接点５を動作させる。このとき、テストスイッチ
ＴＳは、ツェナーダイオード３１によって一定の電圧以
下に抑えられているので、接点５の動作確認後容易にＯ
ＦＦすることができる。
【００１５】以上のように構成され、テストスイッチＴ
Ｓはツェナーダイオード３１によって一定の電圧以下例
えば数Ｖ以下に抑えられているので、３相４線式電路を
全波整流した零点のない直流電流の場合にも、確実に開
閉でき、小型なテストスイッチＴＳを用いることができ
る。例えば、図７で説明した従来の３相４線電路では、
使用される電圧がＡＣ４４０Ｖの電路の場合、テスト回
路によって検出回路に十分なテスト電流を流そうとする
とＤＣ２００Ｖ以上の直流電圧がテストスイッチＴＳに
印加され、小形スイッチでは開閉できなかった。
Ｓはツェナーダイオード３１によって一定の電圧以下例
えば数Ｖ以下に抑えられているので、３相４線式電路を
全波整流した零点のない直流電流の場合にも、確実に開
閉でき、小型なテストスイッチＴＳを用いることができ
る。例えば、図７で説明した従来の３相４線電路では、
使用される電圧がＡＣ４４０Ｖの電路の場合、テスト回
路によって検出回路に十分なテスト電流を流そうとする
とＤＣ２００Ｖ以上の直流電圧がテストスイッチＴＳに
印加され、小形スイッチでは開閉できなかった。
【００１６】なお、テストスイッチＴＳに印加される電
圧を制限するインピーダンス素子がツェナーダイオード
３１の例について説明したが、定常時にその端子間が数
Ｖに印加される抵抗であってもよく、このときにはより
廉価に構成することができる。言うまでもないが、ツェ
ナーダイオード３１を用いたときには、定常時に比較し
て高電圧が印加される異常時にも、一定電圧に保たれ、
テストスイッチＴＳをＯＮ／ＯＦＦさせることができる
ので、異常時にも比較器２の保護が可能である。
圧を制限するインピーダンス素子がツェナーダイオード
３１の例について説明したが、定常時にその端子間が数
Ｖに印加される抵抗であってもよく、このときにはより
廉価に構成することができる。言うまでもないが、ツェ
ナーダイオード３１を用いたときには、定常時に比較し
て高電圧が印加される異常時にも、一定電圧に保たれ、
テストスイッチＴＳをＯＮ／ＯＦＦさせることができる
ので、異常時にも比較器２の保護が可能である。
【００１７】実施の形態２．図２はこの発明の実施の形
態２に係る３相４線中性線欠相検出装置の回路を示す図
である。図において、リレー回路４は、全波整流回路１
の直流側とトリガー回路３の出力側に接続されたリレー
コイルＣ１、及び、ＧＮＤとトランジスタ４１のベース
とに接続されたスイッチ（接点）ＳＷ１により構成さ
れ、スイッチＳＷ１はリレーコイルＣ１によって開閉さ
れる。なお、その他の構成は実施の形態１と同様である
のでその説明を省略する。
態２に係る３相４線中性線欠相検出装置の回路を示す図
である。図において、リレー回路４は、全波整流回路１
の直流側とトリガー回路３の出力側に接続されたリレー
コイルＣ１、及び、ＧＮＤとトランジスタ４１のベース
とに接続されたスイッチ（接点）ＳＷ１により構成さ
れ、スイッチＳＷ１はリレーコイルＣ１によって開閉さ
れる。なお、その他の構成は実施の形態１と同様である
のでその説明を省略する。
【００１８】次に動作について説明する。テスト動作時
または中性線欠相動作時には、実施の形態１で上述した
ように比較器２の入力電圧がしきい値ＶREFよりも大き
くなり、比較器２は引き外し信号をトリガー回路３に出
力し、リレー回路４がトリガー回路３のトリガー信号を
受け、トリガー回路３はリレーコイルＣ１を動作させる
ので、接点５が動作（接触）し、かつ、スイッチＳＷ１
が閉じる。そして、スイッチＳＷ１によってトランジス
タ４１のベースがＧＮＤに接続され、テスト回路６を通
電する電流は微少となり、比較器２の入力電圧がしきい
値ＶREF以下になるため、比較器２はトリガー回路へ出
力しなくなる。その後、比較器２がトリガー回路３へ引
き外し信号を出力しなくなると、リレーコイルＣ１へ電
流が流れなくなる。
または中性線欠相動作時には、実施の形態１で上述した
ように比較器２の入力電圧がしきい値ＶREFよりも大き
くなり、比較器２は引き外し信号をトリガー回路３に出
力し、リレー回路４がトリガー回路３のトリガー信号を
受け、トリガー回路３はリレーコイルＣ１を動作させる
ので、接点５が動作（接触）し、かつ、スイッチＳＷ１
が閉じる。そして、スイッチＳＷ１によってトランジス
タ４１のベースがＧＮＤに接続され、テスト回路６を通
電する電流は微少となり、比較器２の入力電圧がしきい
値ＶREF以下になるため、比較器２はトリガー回路へ出
力しなくなる。その後、比較器２がトリガー回路３へ引
き外し信号を出力しなくなると、リレーコイルＣ１へ電
流が流れなくなる。
【００１９】実施の形態１の３相４線中性線欠相検出装
置は、テストスイッチＴＳを押し続けると、例えば主回
路がＡＣ４４０Ｖの場合、約ＤＣ３４０Ｖの電圧が分圧
抵抗２２に印加され続け、高電圧が長時間印加されるこ
とは分圧抵抗２２の保護の観点から好ましくない。実施
の形態２では、リレーコイルＣ１に接続されたスイッチ
ＳＷ１の接点が、テスト動作と同時に自動的にトランジ
スタ４１のベースをＧＮＤに接続するので、分圧抵抗２
２に約ＤＣ３４０Ｖの電圧が連続で印加されなくなり、
分圧抵抗２２を確実に保護することができる。
置は、テストスイッチＴＳを押し続けると、例えば主回
路がＡＣ４４０Ｖの場合、約ＤＣ３４０Ｖの電圧が分圧
抵抗２２に印加され続け、高電圧が長時間印加されるこ
とは分圧抵抗２２の保護の観点から好ましくない。実施
の形態２では、リレーコイルＣ１に接続されたスイッチ
ＳＷ１の接点が、テスト動作と同時に自動的にトランジ
スタ４１のベースをＧＮＤに接続するので、分圧抵抗２
２に約ＤＣ３４０Ｖの電圧が連続で印加されなくなり、
分圧抵抗２２を確実に保護することができる。
【００２０】実施の形態３．図３はこの発明の実施の形
態３に係る３相４線中性線欠相検出装置の回路を示す図
である。図において、３２は比較器２の入力とＧＮＤに
接続されたツェナーダイオードである。なお、その他の
構成は実施の形態２と同様であるのでその説明を省略す
る。
態３に係る３相４線中性線欠相検出装置の回路を示す図
である。図において、３２は比較器２の入力とＧＮＤに
接続されたツェナーダイオードである。なお、その他の
構成は実施の形態２と同様であるのでその説明を省略す
る。
【００２１】中性線Ｎが欠相し、Ｎ相に３相４線中性線
欠相検出装置の動作電圧を大きく越えた電圧が印加され
た場合、実施の形態２の３相４線中性線欠相検出装置で
は、比較器２の入力に過電圧が印加される恐れがある。
一方、実施の形態３では、比較器２の入力側に接続され
た感度調整抵抗２４に並列に接続されたツェナーダイオ
ード３２により、比較器２の入力側に過電圧が印加され
なくなり、比較器２及び感度調整抵抗２４を過電圧に対
して保護することができる。
欠相検出装置の動作電圧を大きく越えた電圧が印加され
た場合、実施の形態２の３相４線中性線欠相検出装置で
は、比較器２の入力に過電圧が印加される恐れがある。
一方、実施の形態３では、比較器２の入力側に接続され
た感度調整抵抗２４に並列に接続されたツェナーダイオ
ード３２により、比較器２の入力側に過電圧が印加され
なくなり、比較器２及び感度調整抵抗２４を過電圧に対
して保護することができる。
【００２２】実施の形態４．図４はこの発明の実施の形
態４に係る３相４線中性線欠相検出装置の回路を示す図
である。図において、２７，２８は分圧抵抗、４２はベ
ースが比較器２の出力側に接続され、コレクタがサイリ
スタ４３を介してリレーコイルＣ１に接続されたトラン
ジスタ、４３はゲート−カソード間に抵抗２９が接続さ
れ、アノードがリレーコイルＣ１に、カソードがトラン
ジスタ４２のコレクタに接続され、ゲートが分圧抵抗２
７を介してリレーコイルＣ１に接続されたサイリスタで
ある。なお、その他の構成は実施の形態３と同様である
のでその説明を省略する。
態４に係る３相４線中性線欠相検出装置の回路を示す図
である。図において、２７，２８は分圧抵抗、４２はベ
ースが比較器２の出力側に接続され、コレクタがサイリ
スタ４３を介してリレーコイルＣ１に接続されたトラン
ジスタ、４３はゲート−カソード間に抵抗２９が接続さ
れ、アノードがリレーコイルＣ１に、カソードがトラン
ジスタ４２のコレクタに接続され、ゲートが分圧抵抗２
７を介してリレーコイルＣ１に接続されたサイリスタで
ある。なお、その他の構成は実施の形態３と同様である
のでその説明を省略する。
【００２３】次に、動作について説明する。テストスイ
ッチＴＳがＯＦＦ、または、中性線Ｎが非欠相時には、
トランジスタ４２のコレクタ−エミッタ間がＯＦＦのた
め、分圧抵抗２７，２８にはリレーコイルが接点を動作
できない微小電流が流れる。
ッチＴＳがＯＦＦ、または、中性線Ｎが非欠相時には、
トランジスタ４２のコレクタ−エミッタ間がＯＦＦのた
め、分圧抵抗２７，２８にはリレーコイルが接点を動作
できない微小電流が流れる。
【００２４】テストスイッチがＯＮまたは、中性線Ｎが
欠相の場合、比較器２が引き外し信号をトランジスタ４
２のベースに出力し、トランジスタ４２のコレクタ−エ
ミッタ間が導通し、サイリスタ４３のゲートに電流が流
れ、サイリスタ４３のアノード−カソード間が導通す
る。サイリスタ４３のアノードとトランジスタ４２のエ
ミッタ間が導通すると、リレーコイルＣ１に電流が流
れ、接点５が動作する。
欠相の場合、比較器２が引き外し信号をトランジスタ４
２のベースに出力し、トランジスタ４２のコレクタ−エ
ミッタ間が導通し、サイリスタ４３のゲートに電流が流
れ、サイリスタ４３のアノード−カソード間が導通す
る。サイリスタ４３のアノードとトランジスタ４２のエ
ミッタ間が導通すると、リレーコイルＣ１に電流が流
れ、接点５が動作する。
【００２５】上述のように構成したので、従来例で説明
したように１つのサイリスタのみでリレーコイルを動作
させる場合に比較し、低電圧用のサイリスタ４３を用い
ることができる。したがって、サイリスタ４３が焼損等
により故障することがなく、特に主回路が高電圧になっ
たとき有効である。
したように１つのサイリスタのみでリレーコイルを動作
させる場合に比較し、低電圧用のサイリスタ４３を用い
ることができる。したがって、サイリスタ４３が焼損等
により故障することがなく、特に主回路が高電圧になっ
たとき有効である。
【００２６】実施の形態５．実施の形態１〜４では、３
相４線中性線欠相検出装置について説明したが、外部出
力接点５を主回路接点５０（図５）に置き換えた配線用
遮断器においても同等の効果が得られる。図５はこの発
明の実施の形態５に係る３相４線中性線欠相検出回路を
有する回路遮断器の回路を示す図である。図において、
７は全波整流回路１、比較器２、トリガー回路３、リレ
ー回路４、テスト回路６により構成された３相４線中性
線欠相検出回路、５０は回路遮断器内部の主導体８Ｒ、
８Ｓ、８Ｔ、８Ｎに設けた主回路接点である。なお、そ
の他の構成は実施の形態１〜４と同様であるのでその説
明を省略する。
相４線中性線欠相検出装置について説明したが、外部出
力接点５を主回路接点５０（図５）に置き換えた配線用
遮断器においても同等の効果が得られる。図５はこの発
明の実施の形態５に係る３相４線中性線欠相検出回路を
有する回路遮断器の回路を示す図である。図において、
７は全波整流回路１、比較器２、トリガー回路３、リレ
ー回路４、テスト回路６により構成された３相４線中性
線欠相検出回路、５０は回路遮断器内部の主導体８Ｒ、
８Ｓ、８Ｔ、８Ｎに設けた主回路接点である。なお、そ
の他の構成は実施の形態１〜４と同様であるのでその説
明を省略する。
【００２７】次に動作について説明する。
〔定常時〕
定常時には、テストスイッチＴＳがＯＦＦであり、大部
分の電流は、分圧抵抗２３、感度調整抵抗２４を介して
流れ、感度調整抵抗２４の電圧はしきい値ＶＲＥＦまで
上がらないため、比較器２はトリガー回路３に引き外し
信号を出力せず、主回路接点５０は動作しない。また、
中性線Ｎの欠相時には、図示しない負荷から中性線Ｎに
異常電圧（高電圧）が流れるため、分圧抵抗２３に過大
電流が通電し、感度調整抵抗２４の電圧はしきい値ＶＲ
ＥＦよりも高い値となり、比較器２は引き外し信号をト
リガー回路３に出力し、リレー回路４は主回路接点５０
を動作（トリップ）させる。
分の電流は、分圧抵抗２３、感度調整抵抗２４を介して
流れ、感度調整抵抗２４の電圧はしきい値ＶＲＥＦまで
上がらないため、比較器２はトリガー回路３に引き外し
信号を出力せず、主回路接点５０は動作しない。また、
中性線Ｎの欠相時には、図示しない負荷から中性線Ｎに
異常電圧（高電圧）が流れるため、分圧抵抗２３に過大
電流が通電し、感度調整抵抗２４の電圧はしきい値ＶＲ
ＥＦよりも高い値となり、比較器２は引き外し信号をト
リガー回路３に出力し、リレー回路４は主回路接点５０
を動作（トリップ）させる。
【００２８】〔動作テスト時〕
動作テスト時には、テストスイッチＴＳをＯＮする。こ
のとき、テストスイッチＴＳにより電流制限抵抗２６が
バイパス（短絡）され、トランジスタ４１のコレクタ−
エミッタ間とテストスイッチＴＳによって、分圧抵抗２
３が短絡された状態となり、大部分の電流がテストスイ
ッチＴＳを介して流れ、比較器２の入力電圧がＶＲＥＦ
以上に上昇する。そして、比較器２が引き外し信号をト
リガー回路３へ出力し、リレー回路４がトリガー回路３
のトリガー信号を受けて、接点５０を動作させる。
のとき、テストスイッチＴＳにより電流制限抵抗２６が
バイパス（短絡）され、トランジスタ４１のコレクタ−
エミッタ間とテストスイッチＴＳによって、分圧抵抗２
３が短絡された状態となり、大部分の電流がテストスイ
ッチＴＳを介して流れ、比較器２の入力電圧がＶＲＥＦ
以上に上昇する。そして、比較器２が引き外し信号をト
リガー回路３へ出力し、リレー回路４がトリガー回路３
のトリガー信号を受けて、接点５０を動作させる。
【００２９】以上のように回路遮断器は構成され、テス
トスイッチＴＳはツェナーダイオード３１によって一定
の電圧以下例えば数Ｖ以下に抑えられているので、確実
に開閉でき、３相４線式電路を全波整流した零点のない
直流電流の場合にも、小型なテストスイッチＴＳを用い
ることができる。
トスイッチＴＳはツェナーダイオード３１によって一定
の電圧以下例えば数Ｖ以下に抑えられているので、確実
に開閉でき、３相４線式電路を全波整流した零点のない
直流電流の場合にも、小型なテストスイッチＴＳを用い
ることができる。
【００３０】なお、上述の実施の形態では、トランジス
タ４１、４２を例に説明したが、Ｎチャンネル電界効果
トランジスタ（ＦＥＴ）に置き換えた回路においても同
等の効果が得られる。
タ４１、４２を例に説明したが、Ｎチャンネル電界効果
トランジスタ（ＦＥＴ）に置き換えた回路においても同
等の効果が得られる。
【００３１】
【発明の効果】この発明に係る３相４線中性線欠相検出
装置は、中性線の欠相による異常電圧を比較器により検
出する３相４線中性線欠相検出装置において、ゲート端
子が抵抗を介して分圧抵抗に接続され、前記分圧抵抗を
介して流れる電流の一部を電流制限抵抗を介して前記比
較器の入力側に供給する半導体スイッチング素子と、前
記電流制限抵抗と並列に接続され、通電時に前記電流制
限抵抗をバイパスするテストスイッチと、前記半導体ス
イッチング素子のゲート端子と前記比較器の入力側とに
接続され、前記テストスイッチに印加される電圧を制限
するインピーダンス素子とを備えたので、テストスイッ
チの開閉を半導体スイッチング素子の電流制御に変換す
るため、確実に開閉でき、テストスイッチに、低圧で小
形なスイッチを使用できる。
装置は、中性線の欠相による異常電圧を比較器により検
出する３相４線中性線欠相検出装置において、ゲート端
子が抵抗を介して分圧抵抗に接続され、前記分圧抵抗を
介して流れる電流の一部を電流制限抵抗を介して前記比
較器の入力側に供給する半導体スイッチング素子と、前
記電流制限抵抗と並列に接続され、通電時に前記電流制
限抵抗をバイパスするテストスイッチと、前記半導体ス
イッチング素子のゲート端子と前記比較器の入力側とに
接続され、前記テストスイッチに印加される電圧を制限
するインピーダンス素子とを備えたので、テストスイッ
チの開閉を半導体スイッチング素子の電流制御に変換す
るため、確実に開閉でき、テストスイッチに、低圧で小
形なスイッチを使用できる。
【００３２】また、比較器の電源電圧が、３相４線式電
路における３相の各相に接続された整流回路により整流
された電圧であるので、別電源を用意する必要がない。
路における３相の各相に接続された整流回路により整流
された電圧であるので、別電源を用意する必要がない。
【００３３】また、インピーダンス素子はツェナーダイ
オードであるので、異常時にも電圧を一定に保つことが
でき、異常時にも比較器の保護が可能である。
オードであるので、異常時にも電圧を一定に保つことが
でき、異常時にも比較器の保護が可能である。
【００３４】また、一端が整流回路の直流側に接続さ
れ、他端が比較器の出力側に接続されたトリガー回路の
出力側に接続され、中性線の欠相による異常電圧によっ
て接点出力を起動させるとともに、半導体スイッチング
素子のゲート端子を接地させる接点出力を有したリレー
コイルを備えたので、分圧抵抗に高圧の電圧が連続で印
加されなくなり、分圧抵抗を確実に保護することができ
る。
れ、他端が比較器の出力側に接続されたトリガー回路の
出力側に接続され、中性線の欠相による異常電圧によっ
て接点出力を起動させるとともに、半導体スイッチング
素子のゲート端子を接地させる接点出力を有したリレー
コイルを備えたので、分圧抵抗に高圧の電圧が連続で印
加されなくなり、分圧抵抗を確実に保護することができ
る。
【００３５】また、トリガー回路は、リレーコイルを介
して接続されたサイリスタと、前記サイリスタに直列接
続され、そのベース端子が比較器に接続されたトランジ
スタとを備えたので、低電圧用のサイリスタを用いるこ
とができ、サイリスタが焼損等により故障することがな
い。 さらにまた、この発明に係る回路遮断器は、中性線
の欠相による異常電圧を比較器により検出し、主回路の
通電を遮断する回路遮断器において、ゲート端子が抵抗
を介して分圧抵抗に接続され、前記分圧抵抗を介して流
れる電流の一部を電流制限抵抗を介して前記比較器の入
力側に供給する半導体スイッチング素子と、前記電流制
限抵抗と並列に接続され、通電時に前記電流制限抵抗を
バイパスするテストスイッチと、前記半導体スイッチン
グ素子のゲート端子と前記比較器の入力側とに接続さ
れ、前記テストスイッチに印加される電圧を制限するイ
ンピーダンス素子とを備えたので、テストスイッチの開
閉を半導体スイッチング素子の電流制御に変換するた
め、確実に開閉でき、テストスイッチに、低圧で小形な
スイッチを使用できる。
して接続されたサイリスタと、前記サイリスタに直列接
続され、そのベース端子が比較器に接続されたトランジ
スタとを備えたので、低電圧用のサイリスタを用いるこ
とができ、サイリスタが焼損等により故障することがな
い。 さらにまた、この発明に係る回路遮断器は、中性線
の欠相による異常電圧を比較器により検出し、主回路の
通電を遮断する回路遮断器において、ゲート端子が抵抗
を介して分圧抵抗に接続され、前記分圧抵抗を介して流
れる電流の一部を電流制限抵抗を介して前記比較器の入
力側に供給する半導体スイッチング素子と、前記電流制
限抵抗と並列に接続され、通電時に前記電流制限抵抗を
バイパスするテストスイッチと、前記半導体スイッチン
グ素子のゲート端子と前記比較器の入力側とに接続さ
れ、前記テストスイッチに印加される電圧を制限するイ
ンピーダンス素子とを備えたので、テストスイッチの開
閉を半導体スイッチング素子の電流制御に変換するた
め、確実に開閉でき、テストスイッチに、低圧で小形な
スイッチを使用できる。
【図１】 この発明の実施の形態１に係る３相４線中性
線欠相検出装置の回路を示す図である。
線欠相検出装置の回路を示す図である。
【図２】 この発明の実施の形態２に係る３相４線中性
線欠相検出装置の回路を示す図である。
線欠相検出装置の回路を示す図である。
【図３】 この発明の実施の形態３に係る３相４線中性
線欠相検出装置の回路を示す図である。
線欠相検出装置の回路を示す図である。
【図４】 この発明の実施の形態４に係る３相４線中性
線欠相検出装置の回路を示す図である。
線欠相検出装置の回路を示す図である。
【図５】この発明の実施の形態５に係る３相４線中性線
欠相検出回路を有する回路遮断器の回路を示す図であ
る。
欠相検出回路を有する回路遮断器の回路を示す図であ
る。
【図６】 従来の単相３線式回路遮断器を示す図であ
る。
る。
【図７】 従来の３相４線式回路遮断器を示す図であ
る。
る。
【図８】 従来の３相４線式回路遮断器のテストスイッ
チに印加される電圧を説明する波形図である。
チに印加される電圧を説明する波形図である。
１ 全波整流回路、 ２ 比較器、 ３ トリガー回
路、 ４ リレー回路、５ 接点、 ６ テスト回路、
７ ３相４線中性線欠相検出回路、 ８Ｒ、８Ｓ、８
Ｔ、８Ｎ 主導体、 １１〜１６ ダイオード、 ２１
〜２９ 抵抗、４１、４２ トランジスタ、 ４３ サ
イリスタ、 ５０ 主回路接点、 ＴＳ テストスイッ
チ、 ＳＷ１ 焼損防止スイッチ、 Ｃ１ リレーコイ
ル。
路、 ４ リレー回路、５ 接点、 ６ テスト回路、
７ ３相４線中性線欠相検出回路、 ８Ｒ、８Ｓ、８
Ｔ、８Ｎ 主導体、 １１〜１６ ダイオード、 ２１
〜２９ 抵抗、４１、４２ トランジスタ、 ４３ サ
イリスタ、 ５０ 主回路接点、 ＴＳ テストスイッ
チ、 ＳＷ１ 焼損防止スイッチ、 Ｃ１ リレーコイ
ル。
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02H 3/32 - 3/353
H02H 3/05
Claims (6)
- 【請求項１】 ３相４線式電路における中性線に分圧抵
抗を介して接続され、前記中性線の電圧をしきい値電圧
と比較する比較器を有し、前記中性線の欠相による異常
電圧を前記比較器により検出する３相４線中性線欠相検
出装置において、ゲート端子が抵抗を介して前記分圧抵抗に接続され、前
記分圧抵抗を介して流れる電流の一部を電流制限抵抗を
介して前記比較器の入力側に供給する半導体スイッチン
グ素子と、前記電流制限抵抗と並列に接続され、通電時
に前記電流制限抵抗をバイパスするテストスイッチと、
前記半導体スイッチング素子のゲート端子と前記比較器
の入力側とに接続され、前記テストスイッチに印加され
る電圧を制限するインピーダンス素子とを備えたことを
特徴とする３相４線中性線欠相検出装置。 - 【請求項２】 比較器の電源電圧が、３相４線式電路に
おける３相の各相に接続された整流回路により整流され
た電圧であることを特徴とする請求項１記載の３相４線
中性線欠相検出装置。 - 【請求項３】 インピーダンス素子はツェナーダイオー
ドであることを特徴とする請求項１記載の３相４線中性
線欠相検出装置。 - 【請求項４】 一端が整流回路の直流側に接続され、他
端が比較器の出力側に接続されたトリガー回路の出力側
に接続され、中性線の欠相による異常電圧によって接点
出力を起動させるとともに、半導体スイッチング素子の
ゲート端子を接地させる接点出力を有したリレーコイル
を備えたことを特徴とする請求項１〜３のいずれか一項
記載の３相４線中性線欠相検出装置。 - 【請求項５】 トリガー回路は、リレーコイルを介して
接続されたサイリスタと、前記サイリスタに直列接続さ
れ、そのベース端子が比較器に接続されたトランジスタ
とを備えたことを特徴とする請求項４記載の３相４線中
性線欠相検出装置。 - 【請求項６】 ３相４線式電路における中性線に分圧抵
抗を介して接続され、前記中性線の電圧をしきい値電圧
と比較する比較器を有し、前記中性線の欠相による異常
電圧を前記比較器により検出し、主回路の通電を遮断す
る回路遮断器 において、 ゲート端子が抵抗を介して前記分圧抵抗に接続され、前
記分圧抵抗を介して流れる電流の一部を電流制限抵抗を
介して前記比較器の入力側に供給する半導体スイッチン
グ素子と、前記電流制限抵抗と並列に接続され、通電時
に前記電流制限抵抗をバイパスするテストスイッチと、
前記半導体スイッチング素子のゲート端子と前記比較器
の入力側とに接続され、前記テストスイッチに印加され
る電圧を制限するインピーダンス素子とを備えたことを
特徴とする回路遮断器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14629897A JP3449172B2 (ja) | 1997-06-04 | 1997-06-04 | ３相４線中性線欠相検出装置及び回路遮断器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14629897A JP3449172B2 (ja) | 1997-06-04 | 1997-06-04 | ３相４線中性線欠相検出装置及び回路遮断器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10336881A JPH10336881A (ja) | 1998-12-18 |
| JP3449172B2 true JP3449172B2 (ja) | 2003-09-22 |
Family
ID=15404523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14629897A Expired - Lifetime JP3449172B2 (ja) | 1997-06-04 | 1997-06-04 | ３相４線中性線欠相検出装置及び回路遮断器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3449172B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010114513A1 (en) * | 2009-03-30 | 2010-10-07 | Hewlett-Packard Development Company, L.P. | Three phase power supply fault protection |
| KR101398597B1 (ko) | 2012-06-29 | 2014-05-28 | 김나운 | 전력계통에서 중성선 이상시 재해 방재장치 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100300812B1 (ko) * | 1999-07-01 | 2001-11-01 | 이동욱 | 유피에스에 있어서 고전압 검출회로 |
| KR100434662B1 (ko) * | 2001-11-29 | 2004-06-07 | 휴먼엘텍 주식회사 | 과부하 검출 회로 차단기 |
| JP6176349B1 (ja) * | 2016-03-15 | 2017-08-09 | 株式会社富士通ゼネラル | 電源供給システム |
-
1997
- 1997-06-04 JP JP14629897A patent/JP3449172B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010114513A1 (en) * | 2009-03-30 | 2010-10-07 | Hewlett-Packard Development Company, L.P. | Three phase power supply fault protection |
| KR101398597B1 (ko) | 2012-06-29 | 2014-05-28 | 김나운 | 전력계통에서 중성선 이상시 재해 방재장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10336881A (ja) | 1998-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4068276A (en) | Protective system for electrical appliances | |
| US4942313A (en) | Method for detecting a current flowing over the human body between a forward and a return conductor and a circuit configuration for carrying out the method | |
| CA1262771A (en) | Ground-fault circuit interrupter | |
| US8446700B2 (en) | Overcurrent protection in a dimmer circuit | |
| US4380785A (en) | Solid state trip unit for an electrical circuit breaker | |
| US7035066B2 (en) | Arc-default detecting circuit breaker system | |
| US4067054A (en) | Over-voltage protection | |
| EP0154450A1 (en) | Earth leakage protective circuit | |
| CA1311829C (en) | Phase loss detection circuit including transient protection | |
| RU2676529C2 (ru) | Устройство дифференциальной защиты для прибора отключения и электрический прибор отключения, содержащий такое устройство | |
| CA1070812A (en) | Ground fault interrupter apparatus | |
| JP3449172B2 (ja) | ３相４線中性線欠相検出装置及び回路遮断器 | |
| EP0302470B1 (en) | Circuit breaker including selectively operable long-time-delay tripping circuit | |
| US4594632A (en) | Overvoltage protection circuit for synchronous machinerotor | |
| KR100501419B1 (ko) | 동작테스트 기능을 갖는 저압 1상용 과전압 누전차단기 | |
| US4103317A (en) | Motor protector providing phase failure and overload cutoff for three-phase variable voltage variable frequency motor | |
| CA1148248A (en) | Single-phase fault detecting circuit breaker | |
| JP3712886B2 (ja) | 漏電遮断器及び地絡の検出方法 | |
| JPH10191552A (ja) | 漏電遮断器の過電圧検出回路 | |
| US4001648A (en) | Ground fault detector | |
| US4736265A (en) | Safety device for a differential protection apparatus | |
| HU220493B1 (hu) | Hibaáram-védőkapcsoló | |
| JP2004266894A (ja) | ３相４線式欠相保護付き回路遮断器 | |
| JPH11275872A (ja) | 電力変換回路のコンデンサ過電圧保護装置 | |
| JP3258258B2 (ja) | 過電流保護装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |