JPS63271537A - 割り込み制御装置 - Google Patents
割り込み制御装置Info
- Publication number
- JPS63271537A JPS63271537A JP10536587A JP10536587A JPS63271537A JP S63271537 A JPS63271537 A JP S63271537A JP 10536587 A JP10536587 A JP 10536587A JP 10536587 A JP10536587 A JP 10536587A JP S63271537 A JPS63271537 A JP S63271537A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- interrupt
- becomes
- interruption
- vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013598 vector Substances 0.000 claims abstract description 16
- 238000013461 design Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000015607 signal release Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、数値演算プロセッサからの割り込みベクタが
固定されたマイクロプロセッサを用いたコンピュータシ
ステムにおいて、数値演算プロセッサはからの割り込み
ベクタを変換可能にする割り込み制御装置に関する。
固定されたマイクロプロセッサを用いたコンピュータシ
ステムにおいて、数値演算プロセッサはからの割り込み
ベクタを変換可能にする割り込み制御装置に関する。
［従来の技術］
従来、数値演算プロセッサからの割り込みベクタが固定
されているマイクロプロセッサを用いたコンピュータシ
ステムにおいては、第５図のように、マイクロプロセッ
サと数値演算プロセッサは直接接続されていた。
されているマイクロプロセッサを用いたコンピュータシ
ステムにおいては、第５図のように、マイクロプロセッ
サと数値演算プロセッサは直接接続されていた。
［発明が解決しようとする問題点］
しかし、数値演算プロセッサからの割り込みベクタが固
定されていることにより、コンピュータシステム設計上
、数値演算プロセッサからの割り込みを設計書の思いど
うりに出来ないという問題点を有していた。
定されていることにより、コンピュータシステム設計上
、数値演算プロセッサからの割り込みを設計書の思いど
うりに出来ないという問題点を有していた。
そこで、本発明の従来のこのような問題点を解決するた
めに、数値演算プロセッサからの割り込みベクタを１割
り込みコントローラを用いることにより変更可能とする
ことを目的とする。
めに、数値演算プロセッサからの割り込みベクタを１割
り込みコントローラを用いることにより変更可能とする
ことを目的とする。
Ｌ問題点を解決するための手段］
上記問題点を解決するために、本発明では、数値演算プ
ロセッサとマイクロプロセッサを直接接続するのではな
く、第１図のように割り込みコントローラを介してマイ
クロプロセッサに割り込みをかけるようにすることで、
割り込みコントローラにより、割り込みベクタの変更が
可能となることを特徴とする。
ロセッサとマイクロプロセッサを直接接続するのではな
く、第１図のように割り込みコントローラを介してマイ
クロプロセッサに割り込みをかけるようにすることで、
割り込みコントローラにより、割り込みベクタの変更が
可能となることを特徴とする。
〔作用］
上記のように構成された割り込み制御装置を、コンピュ
ータシステムに用いることにより、数値演算プロセッサ
からの割り込みを、割り込みコントローラを介して行う
ことにより、その割り込みベクタを変更可能にすること
ができる。
ータシステムに用いることにより、数値演算プロセッサ
からの割り込みを、割り込みコントローラを介して行う
ことにより、その割り込みベクタを変更可能にすること
ができる。
［実施例］
以下に本発明の具体的実施例を示めす。未実施例では、
マイクロプロセッサとして８０２８６ＣＰＵ、数値演算
プロセッサとして８０２８７ＮＰＸを用いた場合につい
て説明する。
マイクロプロセッサとして８０２８６ＣＰＵ、数値演算
プロセッサとして８０２８７ＮＰＸを用いた場合につい
て説明する。
第２図は、本発明を実現するための割り込み制御ｉｊ装
竹の制御回路の回路図、第３図にタイミングチャートを
示す。
竹の制御回路の回路図、第３図にタイミングチャートを
示す。
まず、８０２８６ＣＰＵと８０２８７ＮＰＸの一般的な
接続法について述べる。８０２８６ＣＰＵと８０２８７
ＮＰＸは通常第１図のような接続法をとる。これにより
８０２８７ＮＰＸにより割り込みが発生する場合には、
まず、ＢＵＳＹ信号が０になりそして、ＥＲＲＯＲ信号
がＯになることで割り込みが８０２８６ＣＰＵにかかる
。ＢＵＳＹ信号は、ＥＲＲＯＲ信号が０になった後１に
もどる。またＥＲＲＯＲイ言号は、８０２８６ＣＰＵが
エラー処理をすませた後に、ＥＲＲＯＲ信号解除信号を
出すことで１にもどる。もしＥＲＲＯＲ信号を１にもど
す前に８０２８６ＣＰＵが８０２８７ＮＰＸにアクセス
しようとすると数値演算プロセッサから割り込みが入る
ようになっているそこで、この発明では、第２図のよう
な制御回路と割り込みコントローラを用いた、割り込み
ベクタ変更可能な割り込み制御装置について述べるまず
、第２図の回路について述べる。＄２図において、ＥＲ
ＲＯＲ信号は、８０２８７ＮＰＸのＥＲＲＯＲ信号、Ｂ
Ｕ Ｓ Ｙ （＠号は、８０２８７ＮＰＸのＢＵＳＹ
信号、ＣＬＫはコンピュータシステムのシステムクロッ
ク、Ｒ５Ｔ信号は、回路のリセット信号である。Ｒ３Ｔ
信号は、システムの電源投入時、システムリセット時、
８０２８７ＮＰＸへのＥＲＲＯＲ信号解除信号が出され
時に。
接続法について述べる。８０２８６ＣＰＵと８０２８７
ＮＰＸは通常第１図のような接続法をとる。これにより
８０２８７ＮＰＸにより割り込みが発生する場合には、
まず、ＢＵＳＹ信号が０になりそして、ＥＲＲＯＲ信号
がＯになることで割り込みが８０２８６ＣＰＵにかかる
。ＢＵＳＹ信号は、ＥＲＲＯＲ信号が０になった後１に
もどる。またＥＲＲＯＲイ言号は、８０２８６ＣＰＵが
エラー処理をすませた後に、ＥＲＲＯＲ信号解除信号を
出すことで１にもどる。もしＥＲＲＯＲ信号を１にもど
す前に８０２８６ＣＰＵが８０２８７ＮＰＸにアクセス
しようとすると数値演算プロセッサから割り込みが入る
ようになっているそこで、この発明では、第２図のよう
な制御回路と割り込みコントローラを用いた、割り込み
ベクタ変更可能な割り込み制御装置について述べるまず
、第２図の回路について述べる。＄２図において、ＥＲ
ＲＯＲ信号は、８０２８７ＮＰＸのＥＲＲＯＲ信号、Ｂ
Ｕ Ｓ Ｙ （＠号は、８０２８７ＮＰＸのＢＵＳＹ
信号、ＣＬＫはコンピュータシステムのシステムクロッ
ク、Ｒ５Ｔ信号は、回路のリセット信号である。Ｒ３Ｔ
信号は、システムの電源投入時、システムリセット時、
８０２８７ＮＰＸへのＥＲＲＯＲ信号解除信号が出され
時に。
０のリセッｊ・パルスが入力される。システム電源投入
時には、Ｒ５Ｔ信号が０になり信号３４はｌとなる。ま
たＥＲＲＯＲ信号３０とＢＵＳＹ信号３１は通常１なの
で信号３２は１となり、信号３６は０になる。これによ
り信号３４は通常１になる。また信号３Ｂは通常０とな
っているので信号３７は１となる。また信号３２は通常
ｌとなってお９４３号３３は０になっており、信号３５
も通常０になっている。ＢＵＳＹＩ信号は通常Ｉ ｌＮ
Ｔｌ信号は通常Ｏとなっている。 （ｔｌ）Ｂ ＬＪ
Ｓ Ｙ信号がＯになると、ＢＵＳＹＩ信号がＯになり、
（ｔ２）再びＢＵＳＹ信号が１になると、ＢＵＳＹＩ
信号もｌにもどる。 （ｔ３） 数値演算プロセッサから割り込みが発生する場合には、
まずＢＵＳＹ信号がＯになり、（ｔ４）その後ＥＲＲＯ
Ｒ信号がＯになり割り込みが発生する、 （ｔ５）まず
、ＢＵＳＹ信号３１が０になりＥＲＲＯＲ信号３０がＯ
になると、信号３５は通常０なので、信号３２は０にな
る。信号３２が０になれば、信号３６はｌになり、ＲＳ
Ｔは通常工なので信号３４はＯになる。信号３４がＯ
になることにより信号３６はｌに固定される。 （ｔ６
）またこれによりＢＵＳＹ２信号・はＯに固定される。
時には、Ｒ５Ｔ信号が０になり信号３４はｌとなる。ま
たＥＲＲＯＲ信号３０とＢＵＳＹ信号３１は通常１なの
で信号３２は１となり、信号３６は０になる。これによ
り信号３４は通常１になる。また信号３Ｂは通常０とな
っているので信号３７は１となる。また信号３２は通常
ｌとなってお９４３号３３は０になっており、信号３５
も通常０になっている。ＢＵＳＹＩ信号は通常Ｉ ｌＮ
Ｔｌ信号は通常Ｏとなっている。 （ｔｌ）Ｂ ＬＪ
Ｓ Ｙ信号がＯになると、ＢＵＳＹＩ信号がＯになり、
（ｔ２）再びＢＵＳＹ信号が１になると、ＢＵＳＹＩ
信号もｌにもどる。 （ｔ３） 数値演算プロセッサから割り込みが発生する場合には、
まずＢＵＳＹ信号がＯになり、（ｔ４）その後ＥＲＲＯ
Ｒ信号がＯになり割り込みが発生する、 （ｔ５）まず
、ＢＵＳＹ信号３１が０になりＥＲＲＯＲ信号３０がＯ
になると、信号３５は通常０なので、信号３２は０にな
る。信号３２が０になれば、信号３６はｌになり、ＲＳ
Ｔは通常工なので信号３４はＯになる。信号３４がＯ
になることにより信号３６はｌに固定される。 （ｔ６
）またこれによりＢＵＳＹ２信号・はＯに固定される。
ＢＵＳＹ２信号を１にもどすには、Ｒ３Ｔ信号を０にす
ればよい、（ｔ７） また、ＢＵＳＹ信号、ＥＲＲＯＲ信号が０になると、信
号３２は０になり信号３３はｌになる。
ればよい、（ｔ７） また、ＢＵＳＹ信号、ＥＲＲＯＲ信号が０になると、信
号３２は０になり信号３３はｌになる。
また信号３８はｌになり信号３７はＯになる。これによ
り信号３３はｌに固定される。また信号３５は、信号３
３が１になった次のＣＬＫの立ち上りで１になり信号３
２は１になる。ＥＲＲＯＲ信号が１にもどると、信号３
８はＯになり信号３７は１になる。この時、信号３２は
１になっており信号３３はＯにもどる。この回路につい
てのタムチャートをｒｉＳ４図に示しておく。
り信号３３はｌに固定される。また信号３５は、信号３
３が１になった次のＣＬＫの立ち上りで１になり信号３
２は１になる。ＥＲＲＯＲ信号が１にもどると、信号３
８はＯになり信号３７は１になる。この時、信号３２は
１になっており信号３３はＯにもどる。この回路につい
てのタムチャートをｒｉＳ４図に示しておく。
このように構成された回路を用い第４図のように構成し
たコンピュータシステムについて考えるまず、８０２７
ＮＰＸより割り込みが発生すると制御回路のＢＵＳＹ２
信号が０になり８０２８６ＣＰＵから８０２８７ＮＰｘ
へのアクセスが禁止される。そして、ＩＮＩＩ信号が１
になり割り込みコントローラに対して割り込み要求を発
する。そして１割り込みコントローラはあらかじめセッ
ト′ された割り込みベクタ番号を８０２８６ＣＰＵに
対して発する。あらかじめ割り込みコントローラに対し
てデータをセットしておけば８０２８７ＮＰＸの割り込
みば対してシステム設計者の思う割り込みベクタを８０
２８６ＣＰＵにあたえることができる。
たコンピュータシステムについて考えるまず、８０２７
ＮＰＸより割り込みが発生すると制御回路のＢＵＳＹ２
信号が０になり８０２８６ＣＰＵから８０２８７ＮＰｘ
へのアクセスが禁止される。そして、ＩＮＩＩ信号が１
になり割り込みコントローラに対して割り込み要求を発
する。そして１割り込みコントローラはあらかじめセッ
ト′ された割り込みベクタ番号を８０２８６ＣＰＵに
対して発する。あらかじめ割り込みコントローラに対し
てデータをセットしておけば８０２８７ＮＰＸの割り込
みば対してシステム設計者の思う割り込みベクタを８０
２８６ＣＰＵにあたえることができる。
また、８０２８７ＮＰＸに対するＥＲＲＯＲ信号解除を
行う時制御回路のＲ３Ｔに対してリセットパルスを与え
るようにしておくことにより、ＢＵＳＹ２信号が１にな
り８０２８６ＣＰＵからの８０２８７ＮＰＸに対するア
クセスが許可され、通常のシステムと同じ動作をさせる
ことができる［発明の効果］ 本発明は、以上説明したように、制御回路と割り込みコ
ントローラを用いることにより、数値演算プロセッサか
らの割り込みを、割り込みベクタを変更してヤイクロプ
ロセッサに伝えることができる。
行う時制御回路のＲ３Ｔに対してリセットパルスを与え
るようにしておくことにより、ＢＵＳＹ２信号が１にな
り８０２８６ＣＰＵからの８０２８７ＮＰＸに対するア
クセスが許可され、通常のシステムと同じ動作をさせる
ことができる［発明の効果］ 本発明は、以上説明したように、制御回路と割り込みコ
ントローラを用いることにより、数値演算プロセッサか
らの割り込みを、割り込みベクタを変更してヤイクロプ
ロセッサに伝えることができる。
ｆｆ１１図は、本発明を実行するブロック図。
第２図は、制御回路の回路図。
第３図は、制御１１！！］路のタイミングチャート。
第４図は、８０２８６ＣＰＵと８０２８７ＮＰＸにおけ
る本発明の実施ブロック図。 ＠Ｓ図は、従来のマイクロプロセッサと数値演算プロセ
ッサとの接続ブロック図。 以上 出願人 セイコーエプソン接式会社 代理人弁理士 最 上 務他１名 第り図 笛２回 第３図 第５区ｌ
る本発明の実施ブロック図。 ＠Ｓ図は、従来のマイクロプロセッサと数値演算プロセ
ッサとの接続ブロック図。 以上 出願人 セイコーエプソン接式会社 代理人弁理士 最 上 務他１名 第り図 笛２回 第３図 第５区ｌ
Claims (1)
- 数値演算プロセッサからの割り込みベクタが固定されて
いるマイクロプロセッサを用いたコンピュータシステム
において、数値演算プロセッサからの割り込みを、割り
込みコントローラを用いることにより、割り込みベクタ
を変更可能としたことを特徴とする割り込み制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10536587A JPS63271537A (ja) | 1987-04-28 | 1987-04-28 | 割り込み制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10536587A JPS63271537A (ja) | 1987-04-28 | 1987-04-28 | 割り込み制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63271537A true JPS63271537A (ja) | 1988-11-09 |
Family
ID=14405694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10536587A Pending JPS63271537A (ja) | 1987-04-28 | 1987-04-28 | 割り込み制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63271537A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6002877A (en) * | 1994-03-23 | 1999-12-14 | Fujitsu Limited | Interrupt control method for controlling an interrupt from a peripheral device to a processor |
| JP2014053033A (ja) * | 2009-12-31 | 2014-03-20 | Intel Corp | Ｃｐｕ及びｇｐｕの間のリソース共有 |
-
1987
- 1987-04-28 JP JP10536587A patent/JPS63271537A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6002877A (en) * | 1994-03-23 | 1999-12-14 | Fujitsu Limited | Interrupt control method for controlling an interrupt from a peripheral device to a processor |
| JP2014053033A (ja) * | 2009-12-31 | 2014-03-20 | Intel Corp | Ｃｐｕ及びｇｐｕの間のリソース共有 |
| US10181171B2 (en) | 2009-12-31 | 2019-01-15 | Intel Corporation | Sharing resources between a CPU and GPU |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3860209B2 (ja) | 直列割込みバス・プロトコル | |
| JPH0376496B2 (ja) | ||
| JPS63271537A (ja) | 割り込み制御装置 | |
| JP2597637B2 (ja) | ハードウェア状態切替え制御方式 | |
| JPS61223968A (ja) | マルチ・マイクロプロセツサ用デ−タ制御器 | |
| JP2555580B2 (ja) | 記憶装置制御方式 | |
| JPS60189053A (ja) | デ−タ転送制御装置 | |
| JPH02112045A (ja) | コンピュータシステム | |
| JPS5837577B2 (ja) | コモンバスホウシキオサイヨウシタデンシケイサンキ | |
| JPH04169953A (ja) | コンピュータシステム | |
| JPH04102955A (ja) | 割込み制御装置 | |
| JPS63300346A (ja) | Ｄｍａ制御方式 | |
| JPS63153635A (ja) | デ−タ転送速度指定方式 | |
| JPH03167633A (ja) | 割り込みプログラム管理方法 | |
| JPH03130832A (ja) | 割込み制御装置 | |
| JPH03201151A (ja) | 入出力制御装置 | |
| JPH05233525A (ja) | Ｉ／ｏ処理装置 | |
| JPH01126749A (ja) | 周辺機器データ制御装置 | |
| JPH0683640A (ja) | 割込応答処理方式 | |
| JPH0236971B2 (ja) | ||
| JPS5858626U (ja) | 割込み優先順位制御装置 | |
| JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
| JPH0869382A (ja) | 半導体装置 | |
| JPH01243158A (ja) | 情報処理装置 | |
| JPS62160560A (ja) | バス制御方式 |