JPS6326796Y2 - - Google Patents
Info
- Publication number
- JPS6326796Y2 JPS6326796Y2 JP1980006491U JP649180U JPS6326796Y2 JP S6326796 Y2 JPS6326796 Y2 JP S6326796Y2 JP 1980006491 U JP1980006491 U JP 1980006491U JP 649180 U JP649180 U JP 649180U JP S6326796 Y2 JPS6326796 Y2 JP S6326796Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- output
- display
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 4
- 210000001072 colon Anatomy 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Electric Clocks (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【考案の詳細な説明】
本考案は、クロツク表示以外にモード選択スイ
ツチの操作によりカレンダーやストツプクロツク
およびアラームクロツクなどの各種の情報を選択
して表示する機能を備えたデジタル電子時計に関
し、特にその表示を容易に識別し得るようにした
デジタル電子時計に関するものである。[Detailed description of the invention] The present invention relates to a digital electronic watch that has the function of selecting and displaying various information such as a calendar, stop clock, and alarm clock by operating a mode selection switch in addition to a clock display. The present invention relates to a digital electronic timepiece whose display can be easily identified.
従来、通常のクロツク表示の他にカレンダやス
トツプクロツクおよびアラームクロツクなどの各
種の情報を表示する機能を備えたデジタル電子時
計においてモード選択スイツチの操作により選択
された情報を表示する場合には、モード選択スイ
ツチの操作に応じてデジタル表示器内に構成され
るコロンの表示状態をかえたりあるいは発光ダイ
オードなどを点灯させてその機能を表示させるこ
とにより、選択された情報を前記デジタル表示器
で表示するようにしたものがある。しかし、この
種のデジタル電子時計においては、モード選択ス
イツチの操作に際しその機能を上記のコロン又は
発光ダイオードなどの表示素子で表示しているた
め、その表示とデジタル表示器の表示値とを対応
させにくく、表示が紛らわしくなるという不都合
があつた。 Conventionally, in digital electronic watches that have the function of displaying various information such as a calendar, stop clock, and alarm clock in addition to the normal clock display, when displaying the information selected by operating the mode selection switch, the mode The selected information is displayed on the digital display by changing the display state of a colon configured in the digital display according to the operation of the selection switch, or by lighting up a light emitting diode or the like to display its function. There is something like this. However, in this type of digital electronic watch, when operating the mode selection switch, the function is displayed using a display element such as the colon or light emitting diode, so the display and the value displayed on the digital display must correspond. There was an inconvenience that the display was difficult and the display was confusing.
本考案は、このような従来の欠点を除去するた
めになされたもので、モード選択スイツチの操作
により選択された情報を表示する際に同一のデジ
タル表示器にてそれに対応する文字を表示させる
ことにより、識別を容易に行ない得るようにした
デジタル電子時計を提供するものである。 The present invention has been made to eliminate such drawbacks of the conventional technology, and when displaying information selected by operating a mode selection switch, the corresponding characters are displayed on the same digital display. This provides a digital electronic timepiece that can be easily identified.
以下、本考案を図面に基いて詳細に説明する。 Hereinafter, the present invention will be explained in detail based on the drawings.
第１図は本考案にかかるデジタル電子時計の一
実施例を示す原理的なブロツク図である。図にお
いて、１はクロツク、カレンダー、ストツプクロ
ツクやアラームクロツクを計時する機能を有する
Ｃ−MOSLSIなどからなる通常周知の時計回路、
２は時計回路１から出力される各種のクロツク信
号、カレンダー信号、ストツプクロツク信号やア
ラームクロツク信号をモード選択スイツチＳの操
作により選択する表示選択回路であり、この表示
選択回路２はモード選択スイツチＳの操作に対応
した信号により後述する文字コード発生器および
タイミング発生器を駆動制御するための各種の駆
動信号、つまりカレンダー駆動信号（以下、
CAL信号という）とストツプクロツク駆動信号
（以下、SC信号という）およびアラームクロツク
駆動信号（以下、AL信号という）をそれぞれ出
力するようになつている。３は表示選択回路２で
選択された各々の出力信号をデコードするデコー
ダ、４−1，４−2，４−3は前記各CAL信号、SC
信号およびAL信号によりそれぞれ駆動されてそ
れに対応したCAL，SCおよびALコード信号をそ
れぞれ発生する文字コード発生器、５は前記各
CAL信号、SC信号およびAL信号に基づき逆相の
タイミング信号G1G2をそれぞれ発生するタイミ
ング発生器であり、このタイミング発生器５は、
第２図に示すように、オア回路５ａと、クロツク
発生器５ｂと、JK形のフリツプフロツプ５ｃと
からなり、フリツプフロツプ５ｃのＱ出力をタイ
ミングG1とし、その出力をタイミングG2とし
て取出すように構成されている。６は各文字コー
ド発生器４−1，４−2，４−3の各コード信号が
供給されるオア回路、７−1はタイミング発生器
５のタイミング信号G1によりオア回路６からの
出力信号を制御するアンドゲート、７−2はタイ
ミング発生器５のタイミング信号G2によりデコ
ーダ３からの出力信号を制御するアンドゲートで
あり、これらアンドゲート７−1，７−2はタイミ
ング発生器５とともに切換手段を構成している。
８は各アンドゲート７−1および７−2で選択され
た出力信号が供給される信号ミツクス回路、９は
４桁の７セグメント素子よりなるデジタル表示器
である。 FIG. 1 is a basic block diagram showing an embodiment of a digital electronic timepiece according to the present invention. In the figure, reference numeral 1 denotes a commonly known clock circuit consisting of a clock, calendar, C-MOS LSI, etc., which has the function of measuring a stop clock and an alarm clock.
2 is a display selection circuit which selects various clock signals, calendar signals, stop clock signals and alarm clock signals output from the clock circuit 1 by operating a mode selection switch S; Various drive signals are used to drive and control the character code generator and timing generator, which will be described later, using signals corresponding to the operations of the calendar drive signal (hereinafter referred to as
CAL signal), a stop clock drive signal (hereinafter referred to as SC signal), and an alarm clock drive signal (hereinafter referred to as AL signal), respectively. 3 is a decoder for decoding each output signal selected by the display selection circuit 2; 4-1 , 4-2 , and 4-3 are decoders for decoding each of the CAL signals, SC
5 is a character code generator that is driven by the signal and AL signal and generates the corresponding CAL, SC and AL code signals, respectively;
This timing generator 5 generates timing signals G 1 G 2 of opposite phases based on the CAL signal, SC signal, and AL signal, respectively.
As shown in FIG. 2, it consists of an OR circuit 5a, a clock generator 5b, and a JK type flip-flop 5c, and is configured so that the Q output of the flip-flop 5c is taken out at timing G1 and its output is taken out at timing G2 . has been done. 6 is an OR circuit to which each code signal of each character code generator 4-1 , 4-2 , 4-3 is supplied; 7-1 is an output signal from the OR circuit 6 in response to the timing signal G1 of the timing generator 5; 7-2 is an AND gate that controls the output signal from the decoder 3 using the timing signal G2 of the timing generator 5. It constitutes a switching means.
8 is a signal mixing circuit to which output signals selected by AND gates 7-1 and 7-2 are supplied, and 9 is a digital display consisting of 4-digit 7-segment elements.
このように構成されたデジタル電子時計におい
て、モード選択スイツチＳを操作してカレンダー
表示を行なう場合、そのモード選択スイツチＳの
操作に対応した信号が表示選択回路２に送出され
ると、表示選択回路２は時計回路１のカレンダー
信号を選択してデコーダ３に送出するとともに、
それに対応したCAL信号をコード信号発生器４
−3およびタイミング発生器５に送出する。する
と、コード信号発生器４−3は前記CAL信号によ
り駆動してCALの文字コード信号を発生すると
同時に、タイミング発生器５からはオア回路５ａ
の前記CAL信号に伴なう出力でトリガーしたフ
リツプフロツプ５ｃのＱ出力の“Ｈ”の信号をタ
イミング信号G1としてアンドゲート７−1に送出
する。そのため、アンドゲート７−1は前記タイ
ミング信号G1によりゲートを開いて文字コード
発生器４−3の文字コード信号を信号ミツクス回
路８に送出し、これによつて、デジタル表示器９
は信号ミツクス回路８を通じて送出される前記文
字コード信号により例えば第１図に示すように時
桁の７セグメント素子９−1，９−2と分桁の７セ
グメント素子９−3にて“CAL”の文字を表示す
る。このとき、“CAL”の表示はタイミング発生
器５内のクロツク発生器５ｂから出力されるクロ
ツクパルスのサイクル周期で決められるもので、
次のサイクル周期にて前記フリツプフロツプ５ｃ
の出力が“Ｈ”となると、タイミング発生器５
は前記出力の“Ｈ”の信号をタイミング信号
G2としてアンドゲート７−2に送出するため、こ
のアンドゲート７−2はデコード３からのカレン
ダー信号を信号ミツクス回路８に送出すると同時
に、デジタル表示器９は前記カレンダー信号によ
り時及び分桁の７セグメント素子９−1〜９−4に
て“カレンダーの情報”を表示する。以下、これ
らの動作を一定のサイクル周期で交互に繰返すこ
とにより、デジタル表示器９は、“CAL”→“カ
レンダーの情報”→“CAL”→“カレンダーの
情報”→……のモードで表示することになる。ま
た、ストツプクロツク又はアラームクロツクの表
示を行なう場合には、それらの機能に対応してモ
ード選択スイツチＳを選択操作することにより、
それらに応じた信号が表示選択回路２に送出され
るため、表示選択回路２からはSC信号又はAL信
号が文字コード発生器４−2又は４−1にそれぞれ
送出される。以下、上記のカレンダー表示のとき
と同様に動作することにより、デジタル表示器９
は、“SC”→“ストツプクロツクの経過時刻”→
“SC”→“ストツプクロツクの経過時刻”→……
又は“AL”アラームクロツクの情報”→“AL”
→“アラームクロツクの情報”→……を表示する
ことになる。 In the digital electronic watch configured as described above, when a calendar is displayed by operating the mode selection switch S, when a signal corresponding to the operation of the mode selection switch S is sent to the display selection circuit 2, the display selection circuit 2 selects the calendar signal of the clock circuit 1 and sends it to the decoder 3,
The code signal generator 4 outputs the corresponding CAL signal.
- 3 and timing generator 5. Then, the code signal generator 4-3 is driven by the CAL signal to generate a CAL character code signal, and at the same time, the timing generator 5 outputs an OR circuit 5a.
The "H" signal of the Q output of the flip-flop 5c triggered by the output accompanying the CAL signal is sent to the AND gate 7-1 as a timing signal G1 . Therefore, the AND gate 7-1 opens the gate in response to the timing signal G1 and sends the character code signal of the character code generator 4-3 to the signal mixing circuit 8, thereby causing the digital display 9
The character code signal sent through the signal mix circuit 8 causes the hour digit 7-segment elements 9-1 , 9-2 and the minute digit 7-segment element 9-3 to output "CAL" as shown in FIG. Display the characters. At this time, the display of "CAL" is determined by the cycle period of the clock pulse output from the clock generator 5b in the timing generator 5.
In the next cycle, the flip-flop 5c
When the output of the timing generator 5 becomes “H”, the timing generator 5
is the “H” signal of the above output as a timing signal.
G 2 to the AND gate 7-2 , the AND gate 7-2 sends the calendar signal from the decode 3 to the signal mixing circuit 8, and at the same time, the digital display 9 changes the hour and minute digits according to the calendar signal. "Calendar information" is displayed on seven segment elements 9-1 to 9-4 . Hereinafter, by repeating these operations alternately at a fixed cycle period, the digital display 9 displays the following modes: "CAL" → "Calendar information" → "CAL" → "Calendar information" → ... It turns out. In addition, when displaying the stop clock or alarm clock, by selectively operating the mode selection switch S corresponding to those functions,
Since signals corresponding to these signals are sent to the display selection circuit 2, the display selection circuit 2 sends an SC signal or an AL signal to the character code generator 4-2 or 4-1 , respectively. Thereafter, by operating in the same manner as in the above calendar display, the digital display 9
is “SC” → “Stop clock elapsed time” →
“SC” → “Stop clock elapsed time” →……
or “AL” alarm clock information” → “AL”
→ “Alarm clock information” →... will be displayed.
このように、上記実施例によると、クロツクや
カレンダーなどの各種の情報を表示するデジタル
表示器を利用して、モード選択スイツチにより選
択された情報の表示に際しそれに対応した文字と
情報を一定周期で交互に切換えて表示することに
より、表示の識別が容易になり、従来のような表
示の読み違いや表示の紛らわしさから解消し得
る。 In this way, according to the above embodiment, when displaying the information selected by the mode selection switch, the corresponding characters and information are displayed at regular intervals by using a digital display device such as a clock or calendar that displays various information. By alternating the display, the display can be easily identified, and the conventional problems of misreading the display and confusing the display can be avoided.
第３図は本考案の他の実施例を示す要部のブロ
ツク図であり、タイミング発生器１０からタイミ
ング信号G1を一定時間継続して発生させるとと
もに、この経過後にタイミング信号G2を発生さ
せることにより、前記タイミング信号G1により
モード選択スイツチＳ（第１図参照）で選択され
た情報に対応した文字を一定時間継続して表示し
た後、前記タイミング信号G2に基づき選択され
た情報を表示するようにしたものである。この場
合、前記タイミング発生器１０は、第３図に示す
ように、表示選択回路２（第１図参照）からの
CAL信号、SC信号およびAL信号を入力とするオ
ア回路１０ａと、オア回路１０ａの出力によりト
リガーするRS形のフリツプフロツプ１０ｂと、
このフリツプフロツプ１０ｂのＱ出力をデータ入
力としかつクロツク発生器１０ｃのクロツクパル
スをシフトパルスとして入力されるシフトレジス
タ１０ｄと、このシフトレジスタ１０ｄのｎビツ
トのQ1〜Qo出力を入力とするオア回路１０ｅと、
インバータ１０ｆとからなり、オア回路１０ｅの
出力をタイミング信号G1としてアンドゲート７
−1（第１図参照）に、インバータ１０ｆの出力を
タイミング信号G2としてアンドゲート７−2（第
１図参照）にそれぞれ送出するように構成されて
いる。なお、フリツプフロツプ１０ｂのＲ入力に
はシフトレジスタ１０ｃの１ビツトのQ1出力が
送出されている。 FIG. 3 is a block diagram of the main part showing another embodiment of the present invention, in which the timing generator 10 continuously generates the timing signal G 1 for a certain period of time, and after this lapse, the timing signal G 2 is generated. By this, after the characters corresponding to the information selected by the mode selection switch S (see Fig. 1 ) are displayed continuously for a certain period of time by the timing signal G1, the information selected by the timing signal G2 is displayed. It is designed to be displayed. In this case, the timing generator 10 receives the signal from the display selection circuit 2 (see FIG. 1), as shown in FIG.
An OR circuit 10a that receives the CAL signal, SC signal, and AL signal as input, and an RS-type flip-flop 10b that is triggered by the output of the OR circuit 10a.
A shift register 10d receives the Q output of the flip-flop 10b as a data input and receives the clock pulse of the clock generator 10c as a shift pulse, and an OR circuit 10e receives the n-bit Q 1 to Q o outputs of the shift register 10d as input. and,
and an AND gate 7 using the output of the OR circuit 10e as the timing signal G1 .
-1 (see FIG. 1), the output of the inverter 10f is sent as a timing signal G2 to an AND gate 7-2 (see FIG. 1). Note that the 1-bit Q1 output of the shift register 10c is sent to the R input of the flip-flop 10b.
このような実施例によると、例えばカレンダー
表示を行なう場合、モード選択スイツチＳの操作
により表示選択回路２からCAL信号が第３図の
オア回路１０ａに入力されると、このCAL信号
はフリツプフロツプ１０ｂをトリガーしてそのＱ
出力が“Ｈ”となり、この“Ｈ”のＱ出力がデー
タ入力としてシフトレジスタ１０ｄに入力され
る。すると、このシフトレジスタ１０ｄは前記デ
ータ入力をクロツク発生器１０ｃから送出される
クロツクパルスにより下位ビツトのQ1出力から
上位ビツトのQ2出力、……Qo出力に順次シフト
するため、これら各Q1〜Qo出力が入力されるオ
ア回路１０ｅからは、前記クロツクパルスのサイ
クル周期をτとするとnτの時間に相当する“Ｈ”
の信号をタイミング信号G1としてアンドゲート
７−1に入力する。そのため、アンドゲート７−1
は前記タイミング信号G1のnτの時間だけゲート
を開いて文字コード発生器４−1から発生される
CALの文字コード信号を信号ミツクス回路８を
介してデジタル表示器９に供給し、デジタル表示
器９は前記CALの文字コード信号により“CAL”
の文字を一定時間継続して表示する。そして、こ
の表示後前記オア回路１０ｅの出力が“Ｌ”とな
り、この出力をインバータ１０ｆで反転した
“Ｈ”の信号がタイミング信号G2としてアンドゲ
ート７−2に入力されると、アンドゲート７−2は
前記タイミング信号G2によりゲートを開いて表
示選択回路２で選択されたカレンダー信号を通過
させ、信号ミツクス回路８を経てデジタル表示器
９に送出するため、デジタル表示器９はカレンダ
ー表示を行なう。また、ストツプクロツク又はア
ラームクロツクの表示においても、上記のカレン
ダー表示と同様な表示モードで行ない得る。 According to this embodiment, when displaying a calendar, for example, when a CAL signal is input from the display selection circuit 2 to the OR circuit 10a in FIG. 3 by operating the mode selection switch S, this CAL signal passes through the flip-flop 10b. Trigger and that Q
The output becomes "H", and this "H" Q output is input to the shift register 10d as a data input. Then, this shift register 10d sequentially shifts the data input from the lower bit Q 1 output to the upper bit Q 2 output, . . . Q o output by the clock pulse sent from the clock generator 10 c . From the OR circuit 10e to which the ~Q o output is input, an "H" signal corresponding to a time of nτ, where the cycle period of the clock pulse is τ, is output.
The signal is input to the AND gate 7-1 as the timing signal G1 . Therefore, and gate 7-1
is generated from the character code generator 4-1 by opening the gate for the time nτ of the timing signal G1 .
The CAL character code signal is supplied to the digital display 9 via the signal mixing circuit 8, and the digital display 9 displays "CAL" by the CAL character code signal.
Display the characters continuously for a certain period of time. After this display, the output of the OR circuit 10e becomes "L", and the "H" signal obtained by inverting this output with the inverter 10f is input to the AND gate 7-2 as the timing signal G2 . -2 opens the gate in response to the timing signal G2 to allow the calendar signal selected by the display selection circuit 2 to pass through and send it to the digital display 9 via the signal mix circuit 8, so the digital display 9 displays the calendar. Let's do it. Furthermore, the stop clock or alarm clock can be displayed in the same display mode as the calendar display described above.
なお、本考案は上記実施例に限定されるもので
はなく、タイミング発生器から発生されるタイミ
ング信号を任意に変更することにより、任意の表
示モードで文字表示と表示すべき情報を表示でき
ることは勿論である。 It should be noted that the present invention is not limited to the above-mentioned embodiments, and it is of course possible to display characters and information to be displayed in any display mode by arbitrarily changing the timing signal generated from the timing generator. It is.
以上のように、本考案のデジタル電子時計によ
れば、モード選択スイツチの操作により選択され
た情報の表示に際しその情報に対応した文字と情
報とを同一のデジタル表示器にて切換えて表示す
るようにしたので、従来のものに比べて表示の読
み違いや紛らわしさを解消でき、表示の識別を容
易に行なうことができるという効果がある。 As described above, according to the digital electronic watch of the present invention, when displaying information selected by operating the mode selection switch, characters and information corresponding to the information are switched and displayed on the same digital display. This has the effect that misreading and confusion of the display can be eliminated and the display can be easily identified compared to the conventional display.
第１図は本考案にかかるデジタル電子時計の一
実施例を示す原理的なブロツク図、第２図は第１
図のタイミング発生器のブロツク図、第３図は本
考案の他の実施例を示す要部のブロツク図であ
る。
１……時計回路、２……表示選択回路、３……
デコーダ、４−1〜４−3……文字コード発生器、
５，１０……タイミング発生器、６……オア回
路、７−1，７−2……アンドゲート、８……信号
ミツクス回路、９……デジタル表示器、Ｓ……モ
ード選択スイツチ。
Fig. 1 is a basic block diagram showing an embodiment of the digital electronic watch according to the present invention, and Fig.
FIG. 3 is a block diagram of the main part of another embodiment of the present invention. 1...Clock circuit, 2...Display selection circuit, 3...
Decoder, 4-1 to 4-3 ...Character code generator,
5, 10...timing generator, 6...OR circuit, 7-1 , 7-2 ...AND gate, 8...signal mixing circuit, 9...digital display, S...mode selection switch.
Claims (1)
力する時計回路と、前記時計回路から出力される
計時信号を入力し、モード選択スイツチの操作に
よつてこれらの計時信号のうち１つの信号を選択
して出力するとともに、この選択された計時信号
に対応する駆動信号を出力する表示選択回路と、
この駆動信号を入力して選択された計時信号に対
応するコード信号を出力する複数の文字コード発
生器と、前記表示選択回路から出力される計時信
号および前記文字コード発生器から出力されるコ
ード信号を入力し、駆動信号が前記表示選択回路
から出力されるタイミングに応じてコード信号を
出力し、所定時間後コード信号を切換えて計時信
号を出力する切換手段と、前記切換手段から出力
されるコード信号および計時信号を共通のセグメ
ント素子に表示するデジタル表示器とを備えたデ
ジタル電子時計。 A clock circuit that outputs a plurality of clock signals for displaying clock information, and a clock signal output from the clock circuit are input, and one of these clock signals is selected by operating a mode selection switch. a display selection circuit that outputs a drive signal corresponding to the selected clock signal;
a plurality of character code generators that input this driving signal and output code signals corresponding to the selected clock signal; a clock signal output from the display selection circuit; and a code signal output from the character code generator. a switching means for inputting a code signal, outputting a code signal in accordance with the timing at which a drive signal is output from the display selection circuit, and switching the code signal after a predetermined time to output a timing signal; and a code output from the switching means. A digital electronic clock equipped with a digital display that displays signals and timekeeping signals on a common segment element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980006491U JPS6326796Y2 (en) | 1980-01-24 | 1980-01-24 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980006491U JPS6326796Y2 (en) | 1980-01-24 | 1980-01-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56109086U JPS56109086U (en) | 1981-08-24 |
| JPS6326796Y2 true JPS6326796Y2 (en) | 1988-07-20 |
Family
ID=29603154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980006491U Expired JPS6326796Y2 (en) | 1980-01-24 | 1980-01-24 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6326796Y2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5218358A (en) * | 1975-08-01 | 1977-02-10 | Seiko Instr & Electronics Ltd | Electronic watch |
-
1980
- 1980-01-24 JP JP1980006491U patent/JPS6326796Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5218358A (en) * | 1975-08-01 | 1977-02-10 | Seiko Instr & Electronics Ltd | Electronic watch |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56109086U (en) | 1981-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3834153A (en) | Electronic timepiece with a multi-timer | |
| US4022014A (en) | Combination wristwatch/chronograph/wrist calculator/measuring device | |
| US4396294A (en) | Correction system for electronic timepiece with both analog and digital displays | |
| US3959963A (en) | Solid-state display for time-piece | |
| CA1044025A (en) | Solid-state electronic timepiece | |
| US4147021A (en) | Electronic watch having an alarm means | |
| US5365495A (en) | Clock device including hour, decade and unit minute stations | |
| US4081953A (en) | Hybrid horological display using space modulation | |
| JPS6326796Y2 (en) | ||
| US5497358A (en) | Analogue display timepiece exhibiting at least one universal time display mode | |
| US4236238A (en) | Electronic digital timepiece having a stopwatch function and a timer function | |
| JP2542939B2 (en) | Analog electronic clock with stopwatch | |
| US4094136A (en) | Electronic timepiece inspection circuit | |
| US4106281A (en) | Time displays for electronic time keeping devices | |
| US4213294A (en) | Analog displays for electronic timepieces | |
| US4396295A (en) | Electronic timepiece with dot matrix display | |
| US4223525A (en) | Sequential display for digital chronograph | |
| US4091609A (en) | Digital electronic timepiece | |
| US3910030A (en) | Digital clocks | |
| US4192135A (en) | Portable electronic device | |
| US4114362A (en) | Electronic timepiece | |
| JPH01221696A (en) | Binary timepiece | |
| JPH0436474Y2 (en) | ||
| JPS58113884A (en) | Electronic timepiece with timer | |
| JPS6215160B2 (en) |