JPS63266974A - 水平偏向回路 - Google Patents
水平偏向回路Info
- Publication number
- JPS63266974A JPS63266974A JP10066487A JP10066487A JPS63266974A JP S63266974 A JPS63266974 A JP S63266974A JP 10066487 A JP10066487 A JP 10066487A JP 10066487 A JP10066487 A JP 10066487A JP S63266974 A JPS63266974 A JP S63266974A
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- synchronization signal
- signal
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 claims abstract description 17
- 230000010355 oscillation Effects 0.000 claims description 19
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 101100381996 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BRO1 gene Proteins 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、テレビジョン受像機またはディスプレイ装
置に使用される水平偏向回路に関する。
置に使用される水平偏向回路に関する。
第3図は従来のPLL(位相ロックループ)を用いた水
平偏向回路のブロック図であり、広範囲の水平同期信号
に同期できる例を示したものである。
平偏向回路のブロック図であり、広範囲の水平同期信号
に同期できる例を示したものである。
この第3図において、lは位相比較器であり、その入力
端Rには入力同期信号aが入力され、他方の入力端Rに
は水平出方回路4の動作の起点を示すAFC(自動周波
数制御)パルスbが入力されるようになっている。
端Rには入力同期信号aが入力され、他方の入力端Rに
は水平出方回路4の動作の起点を示すAFC(自動周波
数制御)パルスbが入力されるようになっている。
位相比較器1の出力端から出力パルス、すなわち、誤差
出力Cがローパスフィルタ2(以下、LPF 。
出力Cがローパスフィルタ2(以下、LPF 。
という)に入力されるようになっている。LPF
12はアンプA1とコンデンサC1と抵抗R1とにより
構成されている。
12はアンプA1とコンデンサC1と抵抗R1とにより
構成されている。
LPF2の出力dは水平発振回路3を制御する制御電圧
であり、水平発振回路3はこの制御電圧dにより発振周
波数が制御されるようになっている。
であり、水平発振回路3はこの制御電圧dにより発振周
波数が制御されるようになっている。
水平発振回路3の出力は水平出力回路4に送出され、水
平発振回路4の出力端から上述のAFCパルスbが出力
されるようになっている。
平発振回路4の出力端から上述のAFCパルスbが出力
されるようになっている。
次に、この第3図の水平偏向回路の動作について、第4
図のタイミングチャートを併用して説明する。この第4
図囚〜第4図D)はそれぞれ第3図の入力同期信号al
AFcパルスb1誤差信号C1制御電圧dをそれぞれ示
している。
図のタイミングチャートを併用して説明する。この第4
図囚〜第4図D)はそれぞれ第3図の入力同期信号al
AFcパルスb1誤差信号C1制御電圧dをそれぞれ示
している。
この第4図のタイミングチャートは入力同期信号aが周
波数f1で連続して入力され、PLLがロックし友状態
からtlの時点で入力同期信号がf、に変化した際の回
路の応答を模式的に表わしたものである。このtlの時
点では、PLLがロックし、入力同期信号aとAFCパ
ルス、bの周波数は一致している。
波数f1で連続して入力され、PLLがロックし友状態
からtlの時点で入力同期信号がf、に変化した際の回
路の応答を模式的に表わしたものである。このtlの時
点では、PLLがロックし、入力同期信号aとAFCパ
ルス、bの周波数は一致している。
この際、二つの信号の間には、わずかな位相差が残留し
ており、これによって、位相比較器1は定常偏差を示す
誤差出力Cを発生している(第4[1の負の幅の小さい
パルス)。
ており、これによって、位相比較器1は定常偏差を示す
誤差出力Cを発生している(第4[1の負の幅の小さい
パルス)。
位相比M器1は一種のフリップ・フロップ回路であり、
入力同期信号aの正エツジにより) IJガされる。た
とえば1位相比較器1の入力端Rに入力される入力同期
信号aが先に入力されると、続いて入力端SにAFCノ
ゼルスbが入力されるまでの間、負のパルスの誤差出力
Cを出力する。
入力同期信号aの正エツジにより) IJガされる。た
とえば1位相比較器1の入力端Rに入力される入力同期
信号aが先に入力されると、続いて入力端SにAFCノ
ゼルスbが入力されるまでの間、負のパルスの誤差出力
Cを出力する。
逆に、位相比較器1の入力端Sに入力されるAFCパル
スbが入力同期信号aより先に入力されるまでの間、第
4図C)に示すように位相比較器1から誤差出力Cが正
のノゼルスとして出力される。
スbが入力同期信号aより先に入力されるまでの間、第
4図C)に示すように位相比較器1から誤差出力Cが正
のノゼルスとして出力される。
位相比較器1がパルス(誤差出力C)’(i−発生しな
い間はその出力はハイインピーダンス状態となっている
。
い間はその出力はハイインピーダンス状態となっている
。
この位相比較器1から出力される誤差出力Cは第4図C
)に示すように%LPF2により、抵抗R1゜コンデン
サC1とによる時定数で積分され、平均的な制御電圧d
となっている。
)に示すように%LPF2により、抵抗R1゜コンデン
サC1とによる時定数で積分され、平均的な制御電圧d
となっている。
この制御電圧dにしたがって水平発振回路3が発振し、
水平出力回路4から発振した周波数と同じ周波数のAF
Cパルスbとして位相比較器1の、入力端Sにフィーy
バックされる。
水平出力回路4から発振した周波数と同じ周波数のAF
Cパルスbとして位相比較器1の、入力端Sにフィーy
バックされる。
逆に云えば、発振周波数がflになって、PLLがロッ
クしているとき、発振周波数を決定している制御電圧d
は位相比較器1からの定常偏差によって保持されている
。
クしているとき、発振周波数を決定している制御電圧d
は位相比較器1からの定常偏差によって保持されている
。
このti時点の次のパルスから間隔が広がる。すなわち
、周波数f1からより低い周波数f、に変化したとき、
この場合では位相比較器1の入力端Sに入力するAFC
パルスbに対し、入力端Rに入力する入力同期信号aが
遅れたことになり、正のパルスの誤差出力Cが出力され
る。
、周波数f1からより低い周波数f、に変化したとき、
この場合では位相比較器1の入力端Sに入力するAFC
パルスbに対し、入力端Rに入力する入力同期信号aが
遅れたことになり、正のパルスの誤差出力Cが出力され
る。
正のパルスの誤差出力Cによって、制御電圧dは低下し
、水平発振回路3の発振周波数が低下する友め、入力同
期信号aとAFCパルスbの二つのパルスの位相差は除
々に小さくなり、誤差出力Cのパルス幅も次第に小さく
なり、結局発振周波数がらに一致した時点で回路は新し
い安定状態となる。すなわち、PLLは再びロックする
。
、水平発振回路3の発振周波数が低下する友め、入力同
期信号aとAFCパルスbの二つのパルスの位相差は除
々に小さくなり、誤差出力Cのパルス幅も次第に小さく
なり、結局発振周波数がらに一致した時点で回路は新し
い安定状態となる。すなわち、PLLは再びロックする
。
このとき、AFCパルスbの周波数はflとなり、新し
い制御電圧& (第4図(0)が定常偏差によって保持
されている。
い制御電圧& (第4図(0)が定常偏差によって保持
されている。
このようにして、水平発振回路3の動作範囲とL L)
F’ 2の出力、すなわち制?111電圧dのダイナ
ミックレンジの許す限りの範囲で、任意の周波数の入力
に対し、短時間で同期することができる。、実際の例と
しては、この回路に用いて15 KE(z〜40IG(
y、程度の引き込み範囲を有する水平同期回路が笑現さ
れている。
F’ 2の出力、すなわち制?111電圧dのダイナ
ミックレンジの許す限りの範囲で、任意の周波数の入力
に対し、短時間で同期することができる。、実際の例と
しては、この回路に用いて15 KE(z〜40IG(
y、程度の引き込み範囲を有する水平同期回路が笑現さ
れている。
テレビジョン受信機やディスプレイ装置にお゛いては、
前述のように、水平同期信号が単独で与えられる(セパ
レート同期信号〕場合もあるが、垂直同期信号と組み合
わされたコンポジット同期信号が与えられる場合もある
。
前述のように、水平同期信号が単独で与えられる(セパ
レート同期信号〕場合もあるが、垂直同期信号と組み合
わされたコンポジット同期信号が与えられる場合もある
。
第5図はパーソナルコンピュータなどで用いられる典型
的な同期信号のタイミングチャートを示している。ここ
で第5図囚はセパレート同期信号、第5図[B)は水平
同期信号と垂直同期信号にイワスクルシイブーOR演算
金行ったコンポジット同期信号であり、第5図C)は同
様に単なるOR演算を行ったコンポジット同期信号であ
る。
的な同期信号のタイミングチャートを示している。ここ
で第5図囚はセパレート同期信号、第5図[B)は水平
同期信号と垂直同期信号にイワスクルシイブーOR演算
金行ったコンポジット同期信号であり、第5図C)は同
様に単なるOR演算を行ったコンポジット同期信号であ
る。
テレビジョン受信機やディスプレイ装置において、これ
らの信号から垂直同期信号を分離することは当然必要で
あるが、水平同期信号を得るについても問題がある。
らの信号から垂直同期信号を分離することは当然必要で
あるが、水平同期信号を得るについても問題がある。
第5図03)の信号において、パルスの立ち上が9エツ
ジを同期信号の基準として考えると、図中Vで示す垂直
同期信号期間の最後の部分で立ち立がクエツジが欠落し
ている。
ジを同期信号の基準として考えると、図中Vで示す垂直
同期信号期間の最後の部分で立ち立がクエツジが欠落し
ている。
また、第5図C)の信号では、垂直同期信号期間の全範
囲で水平同期信号が欠落している。この第5図C)に示
すコンポジット同期信号を入力した場合の動作タイミン
グチャート′ftWJ6図に示す。
囲で水平同期信号が欠落している。この第5図C)に示
すコンポジット同期信号を入力した場合の動作タイミン
グチャート′ftWJ6図に示す。
第6図囚〜第6図C)の波形はそれぞれ第3図囚〜第3
図C)の波形に対応している。
図C)の波形に対応している。
従来のPLLt−利用した水平同期回路にこれらの第6
図囚〜第6図C)の波形の信号が入力されると、水平同
期信号の欠落部分で位相比較器の出力パルスが長期間出
力され続け、制御電圧が大きく変動し、再び同期するま
でにはかなりのサイクルを要する。
図囚〜第6図C)の波形の信号が入力されると、水平同
期信号の欠落部分で位相比較器の出力パルスが長期間出
力され続け、制御電圧が大きく変動し、再び同期するま
でにはかなりのサイクルを要する。
このような水平同期の乱れが垂直同期信号期間ごとに起
こるため、テレビジョン受信機やディスプレイ装置にお
いては、表示画像の上部が大きく曲がるなどの現象とな
る。
こるため、テレビジョン受信機やディスプレイ装置にお
いては、表示画像の上部が大きく曲がるなどの現象とな
る。
この発明は、かかる問題点を解決するためになされたも
ので、垂直同期期間中に水平同期信号が欠落するような
コンポジット同期信号に対しても、連続的に正常な同期
を保ち、正常な画像を表示できる水平偏向回路を得るこ
とを目的とする。
ので、垂直同期期間中に水平同期信号が欠落するような
コンポジット同期信号に対しても、連続的に正常な同期
を保ち、正常な画像を表示できる水平偏向回路を得るこ
とを目的とする。
この発明に係る水平偏向回路は、垂直同期信号期間中位
相比較器に位相比較を中断させてその期間制御電圧を固
定する回路を設は友ものである。
相比較器に位相比較を中断させてその期間制御電圧を固
定する回路を設は友ものである。
この発明においては、入力されたコンポジット同期信号
から作られた垂直同期信号に近似したパルスは位相比較
器に入力される入力同期信号とAFCパルスの両方をマ
スクし、位相比較器に位相比較動作を中断させ、その出
力インピーダンスを高インピーダンスとし、ローパスフ
ィルタカラ出力される制御電圧は最後の電圧を一定に保
持する。
から作られた垂直同期信号に近似したパルスは位相比較
器に入力される入力同期信号とAFCパルスの両方をマ
スクし、位相比較器に位相比較動作を中断させ、その出
力インピーダンスを高インピーダンスとし、ローパスフ
ィルタカラ出力される制御電圧は最後の電圧を一定に保
持する。
以下、この発明の水平偏向回路の実施例について図面に
基づき説明する。第1図はその一実施例の構成を示すブ
ロック図である。この第1図において、第3図と同一部
分には同一符号を付すのみにとどめ、第3図とは異なる
部分を主体に述べる。
基づき説明する。第1図はその一実施例の構成を示すブ
ロック図である。この第1図において、第3図と同一部
分には同一符号を付すのみにとどめ、第3図とは異なる
部分を主体に述べる。
この第1図では、第3図の構成に新たに符号5以降で示
す部分が付加されたものである。すなわち、5はワンシ
ョット・マルチ・バイブレータであり、その入力端百に
は、端子eが接続されている。
す部分が付加されたものである。すなわち、5はワンシ
ョット・マルチ・バイブレータであり、その入力端百に
は、端子eが接続されている。
このワンショット・マルチ・バイブレータ5の出力端Q
はD−フリップ・フロップ回路(以下、D−FFという
)6“のトリガ入力端Tに接続されている。D−FF6
の端子りに上記端子eが接続されている。
はD−フリップ・フロップ回路(以下、D−FFという
)6“のトリガ入力端Tに接続されている。D−FF6
の端子りに上記端子eが接続されている。
D−FF6の出力端QはORゲート9の第1入力端に接
続されており、このORゲート9の第2入力端には、端
子iが接続されている。
続されており、このORゲート9の第2入力端には、端
子iが接続されている。
D−FF6の出力端QはANDゲート7の第2入力端に
接続されているとともに、ANDゲート8の第1入力端
に接続されている。
接続されているとともに、ANDゲート8の第1入力端
に接続されている。
ANDゲート7の第1入力端には、水平出力回路4から
出力されるAFCパルスが入力されるようになっている
。また、ANDゲート8の第2入力端は端子eに接続さ
れている。
出力されるAFCパルスが入力されるようになっている
。また、ANDゲート8の第2入力端は端子eに接続さ
れている。
ANDゲート7の出力端からAFCパルスbが位相比較
器10入力端Sに送出するようになっており、ANDゲ
ート8の出力端から入力同期信号aが位相比較器1の入
力端Iに送出されるようになっている。
器10入力端Sに送出するようになっており、ANDゲ
ート8の出力端から入力同期信号aが位相比較器1の入
力端Iに送出されるようになっている。
上記ワンショット・マルチ・バイブレータ5とD−FF
6は同期分離回路を構成している。
6は同期分離回路を構成している。
なお、セパレート同期信号を使用しているときは、端子
eに水平同期信号が与えられ、端子iには垂直同期期間
中が与えられるようになっているOまた、水平同期信号
すなわち、入力同期信号aはANDゲート8を通して位
相比較器1の入力端Sに与えられ、垂直同期信号はOR
ゲート9を通してその出力端jから図示しない垂直同期
回路に直接与えるようになっている。
eに水平同期信号が与えられ、端子iには垂直同期期間
中が与えられるようになっているOまた、水平同期信号
すなわち、入力同期信号aはANDゲート8を通して位
相比較器1の入力端Sに与えられ、垂直同期信号はOR
ゲート9を通してその出力端jから図示しない垂直同期
回路に直接与えるようになっている。
このセパレート同期信号を使用しているときは、ワンシ
ョット・マルチ・バイブレータ5の出力端Qは「1」の
tめ、ANDゲート7.8は動作していない、。
ョット・マルチ・バイブレータ5の出力端Qは「1」の
tめ、ANDゲート7.8は動作していない、。
コンポジット同期信号が端子eから入力されるときは、
ワンショット・マルチ・バイブレータ5とD−FF6に
よって生成された垂直同期信号に近似の信号がORゲー
ト9t−通じて垂直同期信号として用いられると同時に
、ANDゲート7.8に加えられ、垂直同期信号期間、
位相匙較器1の動作を停止させるようになっている。
ワンショット・マルチ・バイブレータ5とD−FF6に
よって生成された垂直同期信号に近似の信号がORゲー
ト9t−通じて垂直同期信号として用いられると同時に
、ANDゲート7.8に加えられ、垂直同期信号期間、
位相匙較器1の動作を停止させるようになっている。
次に、この発明の動作を第2図のタイミングチャートを
併用して述べる。この第2図(4)〜第2図ρ)のe、
f、g、a、b、h、cはそれぞれ第1図のe。
併用して述べる。この第2図(4)〜第2図ρ)のe、
f、g、a、b、h、cはそれぞれ第1図のe。
’ s g e ” @ h e h* Cで示す部分
の信号を表わしている。
の信号を表わしている。
端子eに第2回置に示すコンポジット同期信号が与えら
れた場合には、第2回置のコンポジット同期信号eの立
ち上がクエツジ■によって、ワンショット・マルチ・バ
イブレータ5をトリガし、第2図の)に示すように、時
間Tの幅のパルスfがワンショット・マルチ・バイブレ
ータ5の出力端Qから出力され、D−FF6のトリガ端
子Tに加えられる。
れた場合には、第2回置のコンポジット同期信号eの立
ち上がクエツジ■によって、ワンショット・マルチ・バ
イブレータ5をトリガし、第2図の)に示すように、時
間Tの幅のパルスfがワンショット・マルチ・バイブレ
ータ5の出力端Qから出力され、D−FF6のトリガ端
子Tに加えられる。
このパルスfの立ち上がクエツジによって、D−FF6
が入力同期信号(端子eの信号)をラッチする。つまり
、第2回置のコンポジット同期信号eの立ち上がクエツ
ジ■から時間T後のレベルをラッチする。
が入力同期信号(端子eの信号)をラッチする。つまり
、第2回置のコンポジット同期信号eの立ち上がクエツ
ジ■から時間T後のレベルをラッチする。
この時間Tを水平同期信号のAルス幅tよりも大きくす
ることKより、D−FF6の出力端Qから出力される出
力信号g(第2図(C))は垂直同期信号に近似した信
号となる。
ることKより、D−FF6の出力端Qから出力される出
力信号g(第2図(C))は垂直同期信号に近似した信
号となる。
この信号は本来の垂直同期信号よりも時間Tだけ遅れて
始まり、この場合には、1サイクル長く出力される。
始まり、この場合には、1サイクル長く出力される。
本来の垂直同期信号とは若干具なるが、通常の垂直同期
回路が動作する次めには、殆んど問題のない信号であり
、このまま垂直同期回路に入力される。
回路が動作する次めには、殆んど問題のない信号であり
、このまま垂直同期回路に入力される。
これと同時に、D−FF6の出力端Qには、出力端Qの
出力、すなわち、垂直同期信号に近似しfc信号gt−
反転させた信号h(第2図η〕が出力され、ANDゲー
ト7の第1入力端、ANDゲート8の第2入力端に加え
られる。したがって1両ANDゲート7.8のゲートが
閉じられ、位相比較器lの動作を停止させる。
出力、すなわち、垂直同期信号に近似しfc信号gt−
反転させた信号h(第2図η〕が出力され、ANDゲー
ト7の第1入力端、ANDゲート8の第2入力端に加え
られる。したがって1両ANDゲート7.8のゲートが
閉じられ、位相比較器lの動作を停止させる。
第2図(Dlの信号a%第2図(ト)の信号す中の点線
で描かれた信号がマスクされ比信号である。すなわち、
入力同期信号aとAFCパルスbが点線のごとくマスク
されることになる。
で描かれた信号がマスクされ比信号である。すなわち、
入力同期信号aとAFCパルスbが点線のごとくマスク
されることになる。
ここで、PLLループについて考える。第2図口に示す
信号りのマスクパルス以前には、PLI。
信号りのマスクパルス以前には、PLI。
がロックし、第2図p)の入力同期イば号a1第2図回
)のAFCノゼルスbは同−周e、数でわずかに位相差
を残して同期している。
)のAFCノゼルスbは同−周e、数でわずかに位相差
を残して同期している。
したがって、位相比較器1から出力される誤差信号C(
第2図G) )も定常誤差として細いパルスを出力し1
9次段のLPF2から出力される制御′電圧dは水平発
振回路3に印加され、この水平発振回路3は入力同期信
号と同じ周波数で発振する電圧を維持している。
第2図G) )も定常誤差として細いパルスを出力し1
9次段のLPF2から出力される制御′電圧dは水平発
振回路3に印加され、この水平発振回路3は入力同期信
号と同じ周波数で発振する電圧を維持している。
上記マスクパルスhは入力同期信号のエツジよりも十分
後で始まるため、マスクされる直前の位相比較も定常状
態で行われ、その後、しばらくの期間動作を停止する。
後で始まるため、マスクされる直前の位相比較も定常状
態で行われ、その後、しばらくの期間動作を停止する。
この動作が停止している間は、位相比較器1の出力は高
インピーダンスであり、また、LPF2t−構成するア
ンプA1の入力インピーダンス4fflめて高いため、
LPF2のコンデンサC1の電荷は殆んど変化せず、制
御電圧dもtlぼ同じ値を保つ。
インピーダンスであり、また、LPF2t−構成するア
ンプA1の入力インピーダンス4fflめて高いため、
LPF2のコンデンサC1の電荷は殆んど変化せず、制
御電圧dもtlぼ同じ値を保つ。
水平同期の3〜4サイクル後にマスクパルスhが停止し
、再び位相比較が再開されたときにも。
、再び位相比較が再開されたときにも。
入力同期信号aとAFCパルスbの位相差はわずかであ
り、短時間のうちに、PLLをロックさせることができ
る。
り、短時間のうちに、PLLをロックさせることができ
る。
この発明は以上説明し友とおり、コンポジット同期信号
の垂直同期信号期間近で位相比較器の動作を停止させる
ようにし友ので、垂直同期信号期間に水平同期信号が含
まれないようなコンポジット同期信号に対しても、PL
Lを用い几水平同期回路を安定に動作させることができ
、そのような信号に対しても画像を正常に表示できる。
の垂直同期信号期間近で位相比較器の動作を停止させる
ようにし友ので、垂直同期信号期間に水平同期信号が含
まれないようなコンポジット同期信号に対しても、PL
Lを用い几水平同期回路を安定に動作させることができ
、そのような信号に対しても画像を正常に表示できる。
したがって、広範囲7の偏向周波数で動作可能なテレビ
ジョン受信機ま友はディスプレイ装置の入力信号の範囲
を拡大することになる。
ジョン受信機ま友はディスプレイ装置の入力信号の範囲
を拡大することになる。
第1図はこの発明の水平偏向回路の一実施例のブロック
図、第2図は同上水平偏向回路の動作を説明するための
タイミングチャート、第3図は従来の水平偏向回路のブ
ロック図、第4図は第3図の水平偏向回路の動作を説明
する九めのタイミングチャート、第5図は第3図の水平
偏向回路に同期信号として用いられる信号を示す図、第
6図は第5図C)のコンポジット同期信号を第3図の水
平偏向回路に入力した場合の動作全説明するためのタイ
ミングチャートである。 1・・・位相比較器、2・・・ローノ々スフィルタ、3
・・・水平発振回路、4・・・水平出力回路% 5・・
・ワンショット・マルチ・バイブレータ、6・・・D−
フリップ・フロップ回路、7.8・・・ANDゲート、
9・・・ORゲート。 なお、図中同一符号は同一ま次は相当部分を示す。
図、第2図は同上水平偏向回路の動作を説明するための
タイミングチャート、第3図は従来の水平偏向回路のブ
ロック図、第4図は第3図の水平偏向回路の動作を説明
する九めのタイミングチャート、第5図は第3図の水平
偏向回路に同期信号として用いられる信号を示す図、第
6図は第5図C)のコンポジット同期信号を第3図の水
平偏向回路に入力した場合の動作全説明するためのタイ
ミングチャートである。 1・・・位相比較器、2・・・ローノ々スフィルタ、3
・・・水平発振回路、4・・・水平出力回路% 5・・
・ワンショット・マルチ・バイブレータ、6・・・D−
フリップ・フロップ回路、7.8・・・ANDゲート、
9・・・ORゲート。 なお、図中同一符号は同一ま次は相当部分を示す。
Claims (1)
- 水平発振回路の出力周波数と同じ周波数の自動周波数制
御パルスを出力する水平出力回路と、水平同期信号と上
記自動周波数制御パルスとの位相比較を行って誤差信号
を出力する位相比較器と、この誤差信号を積分して上記
水平発振回路に制御電圧を印加し上記水平発振回路と水
平出力回路および位相比較器とともに位相ロックループ
を構成するローパスフィルタと、セパレート同期信号を
使用しているときは上記水平同期信号を上記位相比較器
に加えかつコンポジット同期信号が入力されたときこの
コンポジット同期信号から垂直同期信号に近似したパル
スにより上記位相比較器に対して上記水平同期信号と自
動周波数制御パルスとの位相比較を中断させる回路とを
備えてなる水平偏向回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10066487A JPS63266974A (ja) | 1987-04-22 | 1987-04-22 | 水平偏向回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10066487A JPS63266974A (ja) | 1987-04-22 | 1987-04-22 | 水平偏向回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63266974A true JPS63266974A (ja) | 1988-11-04 |
Family
ID=14280058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10066487A Pending JPS63266974A (ja) | 1987-04-22 | 1987-04-22 | 水平偏向回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63266974A (ja) |
-
1987
- 1987-04-22 JP JP10066487A patent/JPS63266974A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3331894B2 (ja) | Pll回路 | |
US6018273A (en) | Externally-synchronized voltage-controlled oscillator in phase locked loop | |
JPS63266974A (ja) | 水平偏向回路 | |
JPH0884074A (ja) | Pll回路 | |
JPH0335675A (ja) | ビデオ信号のpll回路 | |
JPH0254680A (ja) | 画像信号用同期回路 | |
JPH0752843B2 (ja) | Pll回路 | |
JPH07302072A (ja) | 耐ノイズ,高速引込形ディスプレイ用位相同期回路 | |
JPH1155115A (ja) | 外部同期クロック発生装置 | |
JPH04301926A (ja) | Pll回路 | |
JPS5918894B2 (ja) | デジタル位相同期回路 | |
JP2600866B2 (ja) | 位相比較装置 | |
KR100219516B1 (ko) | 수평 동기 신호용 위상 동기 루프 | |
JPH04273618A (ja) | Pll回路 | |
JPH03101311A (ja) | 位相同期発振回路 | |
JPS63108875A (ja) | 映像信号同期装置 | |
JPH04263293A (ja) | 水平周波数判別回路 | |
JPH05102848A (ja) | Pll回路装置 | |
JPH03119881A (ja) | クロック発生回路 | |
JPH0257069A (ja) | 同期検出回路 | |
JPS62136174A (ja) | 周波数制御回路 | |
JPH02295224A (ja) | 位相同期回路 | |
JPH04302278A (ja) | 位相同期回路 | |
JPS63203064A (ja) | ビデオカメラの同期信号発生装置 | |
JPH09205582A (ja) | 表示クロック発生回路 |