JPS63266974A - 水平偏向回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、テレビジョン受像機またはディスプレイ装
置に使用される水平偏向回路に関する。

〔従来の技術〕

第３図は従来のＰＬＬ（位相ロックループ）を用いた水
平偏向回路のブロック図であり、広範囲の水平同期信号
に同期できる例を示したものである。

この第３図において、ｌは位相比較器であり、その入力
端Ｒには入力同期信号ａが入力され、他方の入力端Ｒに
は水平出方回路４の動作の起点を示すＡＦＣ（自動周波
数制御）パルスｂが入力されるようになっている。

位相比較器１の出力端から出力パルス、すなわち、誤差
出力Ｃがローパスフィルタ２（以下、ＬＰＦ　　。

という）に入力されるようになっている。ＬＰＦ　　　
１２はアンプＡ１とコンデンサＣ１と抵抗Ｒ１とにより
構成されている。

ＬＰＦ２の出力ｄは水平発振回路３を制御する制御電圧
であり、水平発振回路３はこの制御電圧ｄにより発振周
波数が制御されるようになっている。

水平発振回路３の出力は水平出力回路４に送出され、水
平発振回路４の出力端から上述のＡＦＣパルスｂが出力
されるようになっている。

次に、この第３図の水平偏向回路の動作について、第４
図のタイミングチャートを併用して説明する。この第４
図囚〜第４図Ｄ）はそれぞれ第３図の入力同期信号ａｌ
ＡＦｃパルスｂ１誤差信号Ｃ１制御電圧ｄをそれぞれ示
している。

この第４図のタイミングチャートは入力同期信号ａが周
波数ｆ１で連続して入力され、ＰＬＬがロックし友状態
からｔｌの時点で入力同期信号がｆ、に変化した際の回
路の応答を模式的に表わしたものである。このｔｌの時
点では、ＰＬＬがロックし、入力同期信号ａとＡＦＣパ
ルス、ｂの周波数は一致している。

この際、二つの信号の間には、わずかな位相差が残留し
ており、これによって、位相比較器１は定常偏差を示す
誤差出力Ｃを発生している（第４［１の負の幅の小さい
パルス）。

位相比Ｍ器１は一種のフリップ・フロップ回路であり、
入力同期信号ａの正エツジにより）　ＩＪガされる。た
とえば１位相比較器１の入力端Ｒに入力される入力同期
信号ａが先に入力されると、続いて入力端ＳにＡＦＣノ
ゼルスｂが入力されるまでの間、負のパルスの誤差出力
Ｃを出力する。

逆に、位相比較器１の入力端Ｓに入力されるＡＦＣパル
スｂが入力同期信号ａより先に入力されるまでの間、第
４図Ｃ）に示すように位相比較器１から誤差出力Ｃが正
のノゼルスとして出力される。

位相比較器１がパルス（誤差出力Ｃ）’（ｉ−発生しな
い間はその出力はハイインピーダンス状態となっている
。

この位相比較器１から出力される誤差出力Ｃは第４図Ｃ
）に示すように％ＬＰＦ２により、抵抗Ｒ１゜コンデン
サＣ１とによる時定数で積分され、平均的な制御電圧ｄ
となっている。

この制御電圧ｄにしたがって水平発振回路３が発振し、
水平出力回路４から発振した周波数と同じ周波数のＡＦ
Ｃパルスｂとして位相比較器１の、入力端Ｓにフィーｙ
バックされる。

逆に云えば、発振周波数がｆｌになって、ＰＬＬがロッ
クしているとき、発振周波数を決定している制御電圧ｄ
は位相比較器１からの定常偏差によって保持されている
。

このｔｉ時点の次のパルスから間隔が広がる。すなわち
、周波数ｆ１からより低い周波数ｆ、に変化したとき、
この場合では位相比較器１の入力端Ｓに入力するＡＦＣ
パルスｂに対し、入力端Ｒに入力する入力同期信号ａが
遅れたことになり、正のパルスの誤差出力Ｃが出力され
る。

正のパルスの誤差出力Ｃによって、制御電圧ｄは低下し
、水平発振回路３の発振周波数が低下する友め、入力同
期信号ａとＡＦＣパルスｂの二つのパルスの位相差は除
々に小さくなり、誤差出力Ｃのパルス幅も次第に小さく
なり、結局発振周波数がらに一致した時点で回路は新し
い安定状態となる。すなわち、ＰＬＬは再びロックする
。

このとき、ＡＦＣパルスｂの周波数はｆｌとなり、新し
い制御電圧＆　（第４図（０）が定常偏差によって保持
されている。

このようにして、水平発振回路３の動作範囲とＬ　Ｌ）
　Ｆ’　２の出力、すなわち制？１１１電圧ｄのダイナ
ミックレンジの許す限りの範囲で、任意の周波数の入力
に対し、短時間で同期することができる。、実際の例と
しては、この回路に用いて１５　ＫＥ（ｚ〜４０ＩＧ（
ｙ、程度の引き込み範囲を有する水平同期回路が笑現さ
れている。

〔発明が解決しようとする問題点〕

テレビジョン受信機やディスプレイ装置にお゛いては、
前述のように、水平同期信号が単独で与えられる（セパ
レート同期信号〕場合もあるが、垂直同期信号と組み合
わされたコンポジット同期信号が与えられる場合もある
。

第５図はパーソナルコンピュータなどで用いられる典型
的な同期信号のタイミングチャートを示している。ここ
で第５図囚はセパレート同期信号、第５図［Ｂ）は水平
同期信号と垂直同期信号にイワスクルシイブーＯＲ演算
金行ったコンポジット同期信号であり、第５図Ｃ）は同
様に単なるＯＲ演算を行ったコンポジット同期信号であ
る。

テレビジョン受信機やディスプレイ装置において、これ
らの信号から垂直同期信号を分離することは当然必要で
あるが、水平同期信号を得るについても問題がある。

第５図０３）の信号において、パルスの立ち上が９エツ
ジを同期信号の基準として考えると、図中Ｖで示す垂直
同期信号期間の最後の部分で立ち立がクエツジが欠落し
ている。

また、第５図Ｃ）の信号では、垂直同期信号期間の全範
囲で水平同期信号が欠落している。この第５図Ｃ）に示
すコンポジット同期信号を入力した場合の動作タイミン
グチャート′ｆｔＷＪ６図に示す。

第６図囚〜第６図Ｃ）の波形はそれぞれ第３図囚〜第３
図Ｃ）の波形に対応している。

従来のＰＬＬｔ−利用した水平同期回路にこれらの第６
図囚〜第６図Ｃ）の波形の信号が入力されると、水平同
期信号の欠落部分で位相比較器の出力パルスが長期間出
力され続け、制御電圧が大きく変動し、再び同期するま
でにはかなりのサイクルを要する。

このような水平同期の乱れが垂直同期信号期間ごとに起
こるため、テレビジョン受信機やディスプレイ装置にお
いては、表示画像の上部が大きく曲がるなどの現象とな
る。

この発明は、かかる問題点を解決するためになされたも
ので、垂直同期期間中に水平同期信号が欠落するような
コンポジット同期信号に対しても、連続的に正常な同期
を保ち、正常な画像を表示できる水平偏向回路を得るこ
とを目的とする。

〔問題点を解決するための手段〕

この発明に係る水平偏向回路は、垂直同期信号期間中位
相比較器に位相比較を中断させてその期間制御電圧を固
定する回路を設は友ものである。

〔作　用〕

この発明においては、入力されたコンポジット同期信号
から作られた垂直同期信号に近似したパルスは位相比較
器に入力される入力同期信号とＡＦＣパルスの両方をマ
スクし、位相比較器に位相比較動作を中断させ、その出
力インピーダンスを高インピーダンスとし、ローパスフ
ィルタカラ出力される制御電圧は最後の電圧を一定に保
持する。

〔実施例〕

以下、この発明の水平偏向回路の実施例について図面に
基づき説明する。第１図はその一実施例の構成を示すブ
ロック図である。この第１図において、第３図と同一部
分には同一符号を付すのみにとどめ、第３図とは異なる
部分を主体に述べる。

この第１図では、第３図の構成に新たに符号５以降で示
す部分が付加されたものである。すなわち、５はワンシ
ョット・マルチ・バイブレータであり、その入力端百に
は、端子ｅが接続されている。

このワンショット・マルチ・バイブレータ５の出力端Ｑ
はＤ−フリップ・フロップ回路（以下、Ｄ−ＦＦという
）６“のトリガ入力端Ｔに接続されている。Ｄ−ＦＦ６
の端子りに上記端子ｅが接続されている。

Ｄ−ＦＦ６の出力端ＱはＯＲゲート９の第１入力端に接
続されており、このＯＲゲート９の第２入力端には、端
子ｉが接続されている。

Ｄ−ＦＦ６の出力端ＱはＡＮＤゲート７の第２入力端に
接続されているとともに、ＡＮＤゲート８の第１入力端
に接続されている。

ＡＮＤゲート７の第１入力端には、水平出力回路４から
出力されるＡＦＣパルスが入力されるようになっている
。また、ＡＮＤゲート８の第２入力端は端子ｅに接続さ
れている。

ＡＮＤゲート７の出力端からＡＦＣパルスｂが位相比較
器１０入力端Ｓに送出するようになっており、ＡＮＤゲ
ート８の出力端から入力同期信号ａが位相比較器１の入
力端Ｉに送出されるようになっている。

上記ワンショット・マルチ・バイブレータ５とＤ−ＦＦ
６は同期分離回路を構成している。

なお、セパレート同期信号を使用しているときは、端子
ｅに水平同期信号が与えられ、端子ｉには垂直同期期間
中が与えられるようになっているＯまた、水平同期信号
すなわち、入力同期信号ａはＡＮＤゲート８を通して位
相比較器１の入力端Ｓに与えられ、垂直同期信号はＯＲ
ゲート９を通してその出力端ｊから図示しない垂直同期
回路に直接与えるようになっている。

このセパレート同期信号を使用しているときは、ワンシ
ョット・マルチ・バイブレータ５の出力端Ｑは「１」の
ｔめ、ＡＮＤゲート７．８は動作していない、。

コンポジット同期信号が端子ｅから入力されるときは、
ワンショット・マルチ・バイブレータ５とＤ−ＦＦ６に
よって生成された垂直同期信号に近似の信号がＯＲゲー
ト９ｔ−通じて垂直同期信号として用いられると同時に
、ＡＮＤゲート７．８に加えられ、垂直同期信号期間、
位相匙較器１の動作を停止させるようになっている。

次に、この発明の動作を第２図のタイミングチャートを
併用して述べる。この第２図（４）〜第２図ρ）のｅ、
ｆ、ｇ、ａ、ｂ、ｈ、ｃはそれぞれ第１図のｅ。

’　ｓ　ｇ　ｅ　”　＠　ｈ　ｅ　ｈ＊　Ｃで示す部分
の信号を表わしている。

端子ｅに第２回置に示すコンポジット同期信号が与えら
れた場合には、第２回置のコンポジット同期信号ｅの立
ち上がクエツジ■によって、ワンショット・マルチ・バ
イブレータ５をトリガし、第２図の）に示すように、時
間Ｔの幅のパルスｆがワンショット・マルチ・バイブレ
ータ５の出力端Ｑから出力され、Ｄ−ＦＦ６のトリガ端
子Ｔに加えられる。

このパルスｆの立ち上がクエツジによって、Ｄ−ＦＦ６
が入力同期信号（端子ｅの信号）をラッチする。つまり
、第２回置のコンポジット同期信号ｅの立ち上がクエツ
ジ■から時間Ｔ後のレベルをラッチする。

この時間Ｔを水平同期信号のＡルス幅ｔよりも大きくす
ることＫより、Ｄ−ＦＦ６の出力端Ｑから出力される出
力信号ｇ（第２図（Ｃ））は垂直同期信号に近似した信
号となる。

この信号は本来の垂直同期信号よりも時間Ｔだけ遅れて
始まり、この場合には、１サイクル長く出力される。

本来の垂直同期信号とは若干具なるが、通常の垂直同期
回路が動作する次めには、殆んど問題のない信号であり
、このまま垂直同期回路に入力される。

これと同時に、Ｄ−ＦＦ６の出力端Ｑには、出力端Ｑの
出力、すなわち、垂直同期信号に近似しｆｃ信号ｇｔ−
反転させた信号ｈ（第２図η〕が出力され、ＡＮＤゲー
ト７の第１入力端、ＡＮＤゲート８の第２入力端に加え
られる。したがって１両ＡＮＤゲート７．８のゲートが
閉じられ、位相比較器ｌの動作を停止させる。

第２図（Ｄｌの信号ａ％第２図（ト）の信号す中の点線
で描かれた信号がマスクされ比信号である。すなわち、
入力同期信号ａとＡＦＣパルスｂが点線のごとくマスク
されることになる。

ここで、ＰＬＬループについて考える。第２図口に示す
信号りのマスクパルス以前には、ＰＬＩ。

がロックし、第２図ｐ）の入力同期イば号ａ１第２図回
）のＡＦＣノゼルスｂは同−周ｅ、数でわずかに位相差
を残して同期している。

したがって、位相比較器１から出力される誤差信号Ｃ（
第２図Ｇ）　）も定常誤差として細いパルスを出力し１
９次段のＬＰＦ２から出力される制御′電圧ｄは水平発
振回路３に印加され、この水平発振回路３は入力同期信
号と同じ周波数で発振する電圧を維持している。

上記マスクパルスｈは入力同期信号のエツジよりも十分
後で始まるため、マスクされる直前の位相比較も定常状
態で行われ、その後、しばらくの期間動作を停止する。

この動作が停止している間は、位相比較器１の出力は高
インピーダンスであり、また、ＬＰＦ２ｔ−構成するア
ンプＡ１の入力インピーダンス４ｆｆｌめて高いため、
ＬＰＦ２のコンデンサＣ１の電荷は殆んど変化せず、制
御電圧ｄもｔｌぼ同じ値を保つ。

水平同期の３〜４サイクル後にマスクパルスｈが停止し
、再び位相比較が再開されたときにも。

入力同期信号ａとＡＦＣパルスｂの位相差はわずかであ
り、短時間のうちに、ＰＬＬをロックさせることができ
る。

〔発明の効果〕

この発明は以上説明し友とおり、コンポジット同期信号
の垂直同期信号期間近で位相比較器の動作を停止させる
ようにし友ので、垂直同期信号期間に水平同期信号が含
まれないようなコンポジット同期信号に対しても、ＰＬ
Ｌを用い几水平同期回路を安定に動作させることができ
、そのような信号に対しても画像を正常に表示できる。

したがって、広範囲７の偏向周波数で動作可能なテレビ
ジョン受信機ま友はディスプレイ装置の入力信号の範囲
を拡大することになる。

【図面の簡単な説明】

第１図はこの発明の水平偏向回路の一実施例のブロック
図、第２図は同上水平偏向回路の動作を説明するための
タイミングチャート、第３図は従来の水平偏向回路のブ
ロック図、第４図は第３図の水平偏向回路の動作を説明
する九めのタイミングチャート、第５図は第３図の水平
偏向回路に同期信号として用いられる信号を示す図、第
６図は第５図Ｃ）のコンポジット同期信号を第３図の水
平偏向回路に入力した場合の動作全説明するためのタイ
ミングチャートである。 １・・・位相比較器、２・・・ローノ々スフィルタ、３
・・・水平発振回路、４・・・水平出力回路％　５・・
・ワンショット・マルチ・バイブレータ、６・・・Ｄ−
フリップ・フロップ回路、７．８・・・ＡＮＤゲート、
９・・・ＯＲゲート。 なお、図中同一符号は同一ま次は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 水平発振回路の出力周波数と同じ周波数の自動周波数制
   御パルスを出力する水平出力回路と、水平同期信号と上
   記自動周波数制御パルスとの位相比較を行って誤差信号
   を出力する位相比較器と、この誤差信号を積分して上記
   水平発振回路に制御電圧を印加し上記水平発振回路と水
   平出力回路および位相比較器とともに位相ロックループ
   を構成するローパスフィルタと、セパレート同期信号を
   使用しているときは上記水平同期信号を上記位相比較器
   に加えかつコンポジット同期信号が入力されたときこの
   コンポジット同期信号から垂直同期信号に近似したパル
   スにより上記位相比較器に対して上記水平同期信号と自
   動周波数制御パルスとの位相比較を中断させる回路とを
   備えてなる水平偏向回路。