JPS63263914A - Keyboard circuit - Google Patents

Abstract

PURPOSE:To selectively receive a specific key only in the on-hook state by providing a means turning on/off a line between a keyboard and a key entry section in a circuit outputting a timing signal to the keyboard by means of a control signal. CONSTITUTION:Transfer gates 40-45 of CMOS constitution turned on and off are provided to lines R1-R4 and C1-C4 through which a timing signal is outputted to the keyboard 1. With a signal G at a high level, the gates 40-45 are energized to output clock signals phi1 and phi2, and latch circuits 10-17 are operated by timing signals T1, T3 to accept all the key entires of switches SW1, SW16. With the signal G at a low level, the gates 40-45 go to non- continuity and only the SW4 is accepted. No current flows in depressing other keys and the key entry is not accepted. Thus, the control signal G has only to be in a low level with the on-hook state. Which line of the lines R1-R4 and C1-C4 the transistor gates are to be provided with selected optionally.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明ハ電話機用ダイアラ−等のキーボード回路に関し
、特にマトリクス状に配線された電極間にスイッチ接点
を接続し、タイミング信号に依ってキー操作の検出を行
なうキーボード入力回路に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a keyboard circuit such as a dialer for a telephone, and in particular, switch contacts are connected between electrodes wired in a matrix, and key operation is performed according to a timing signal. The present invention relates to a keyboard input circuit that performs detection.

〔従来の技術〕[Conventional technology]

従来、この種のキー入力回路としては第３図に示す回路
が用いられている。マ）　ＩＪクス状に配線された電極
間にスイッチＳＷ１〜ＳＷ、６をもつキーボードの横の
ラインＲ１〜Ｒ４及び縦のラインＣ１〜Ｃ４へそれぞれ
クロック信号φ１．φ２を出力するドライバー（インバ
ーター）２〜９と、タイミング信号Ｔ１．Ｔ３に合わせ
て横のラインＲｔ、−Ｒ４及び縦のラインＣ，，Ｃ４上
の信号（高レベル又は低レベル）をラッチするラッチ回
路１０〜１７とタイミング信号Ｔ１．Ｔ３およびこれら
と位相が９０°ずれたタイミング信号Ｔ２．Ｔ、とクロ
ック信号φｌ、φ２を発生するタイばング発生回路よシ
成る。Conventionally, a circuit shown in FIG. 3 has been used as this type of key input circuit. M) Clock signals φ1. Drivers (inverters) 2 to 9 that output φ2 and timing signals T1. Latch circuits 10 to 17 which latch signals (high level or low level) on horizontal lines Rt, -R4 and vertical lines C, , C4 in accordance with timing signal T1. T3 and a timing signal T2.T3 whose phase is shifted by 90 degrees. T, and a timing generation circuit that generates clock signals φl and φ2.

次に、この回路動作について第５図のタイムチャートを
用いて説明する。タイミング発生回路はタイミング信号
ＴＩ””　Ｔ４　ｍおよびクロック信号φ１゜φ２を発
生する。タイミング信号Ｔ１〜１’　４　ｒ！４相クロ
ック信号であり、ラッチ回路１０〜１３はタイばング信
号Ｔ１を、ラッチ回路１４〜１７１ｄタイミング信号Ｔ
３をクロックとして動作する。クロック信号φ１．φ２
はタイミング信号Ｔ　Ｉ　””　Ｔ　４を基に作ったデ
ユーティ比５０チの信号であり、クロック信号φ！とφ
２は互いに反転した関係にある。このクロック信号φ１
ｒｔドライバー２〜５の入力に接続されているので、そ
の出力ｒｉＴｈのラインＲ１〜Ｒ４にクロック信号φ１
の反転した出力として出る。同＆にクロック信号φ２Ｉ
ｄドライバー６〜９０入力に接続されているのでその出
力は縦のラインＣ１，Ｃ４にクロック信号φ２の反転出
力として出る。Next, the operation of this circuit will be explained using the time chart of FIG. The timing generation circuit generates a timing signal TI"" T4m and a clock signal φ1°φ2. Timing signal T1~1' 4 r! The latch circuits 10 to 13 receive the tying signal T1, and the latch circuits 14 to 171d receive the timing signal T.
3 as a clock. Clock signal φ1. φ2
is a signal with a duty ratio of 50 based on the timing signal T I "" T 4, and the clock signal φ! and φ
2 are in a reverse relationship with each other. This clock signal φ1
Since it is connected to the inputs of the rt drivers 2 to 5, the clock signal φ1 is applied to the lines R1 to R4 of the output riTh.
Output as the inverted output of . Clock signal φ2I at the same &
Since it is connected to the inputs of the d drivers 6 to 90, its output is output to the vertical lines C1 and C4 as an inverted output of the clock signal φ2.

キー人力が無い場合は、発振回路は停止状態であり、タ
イミング信号Ｔ１ｒｔＡレベル、クロック信号φ！は低
レベル、クロック信号φ２は為レベルにある。従って、
横のライン几、〜Ｒ４に出力される信号は高レベル、縦
のラインＣ電〜０４に出力される信号は低レベルである
。ざらにラッチ回路１０〜１３はタイミング信号Ｔ１が
筒レベルのため、横のラインＲ１〜Ｒ４のデータがＱ出
力８１〜Ｓ４へ直接伝達される。このとき、発振回路は
停止しているのでＣＭＯ８回路構成では、消費電流はリ
ーク電流分だけである。ここでキー人力をする。例えば
スイッチ８Ｗ４を押下すると。When there is no key power, the oscillation circuit is in a stopped state, and the timing signal T1rtA level and the clock signal φ! is at low level, and clock signal φ2 is at low level. Therefore,
The signal output to the horizontal line C~R4 is high level, and the signal output to the vertical line C~04 is low level. Roughly speaking, since the timing signal T1 of the latch circuits 10-13 is at cylinder level, the data on the horizontal lines R1-R4 is directly transmitted to the Q outputs 81-S4. At this time, since the oscillation circuit is stopped, the current consumption in the CMO8 circuit configuration is only the leakage current. This is where the key human power comes into play. For example, if switch 8W4 is pressed.

第４図に示すように、ドライバ２〜９をＣＭＯＳインバ
ーター構成とすると、ＰチャンネルＭＯＳトランジスタ
３４とＮチャンネルＭＯ８）ランジスタ３７が導通して
いるので図中実線の径路で電流が流れる。このとき、Ｐ
チャンネルＭＯ８）ランジスタ３４（又はＰチャンネル
ＭＯ８）ランジスタ３５　）　、！：Ｎチャ、ンネルＭ
ＯＳトランジスタ３７（又はＮチャンネルＭＯ８）ラン
ジスタ３６）Ｕ電流ドライブ能力に差をりけＧｍＰＭＯ
８（ＧｍＮＭＯＳ　（Ｇｍｒｌ、ＭＯＳ　）ランジスタ
のトランスコンダクタンス）なる関係に設定する。よっ
て、横のラインＲ冨と縦のラインＣＩのレベルは低レベ
ルとなシ、その結果ラッチ回路１０のＱ出力Ｓｌが低レ
ベルとなり、ＮＡＮＤゲート３８の出力Ｃ８が高レベル
となる。この出力Ｃ８の信号を使って発振器を発振開始
させ、タイばング信号１゛１〜Ｔ４およびクロック信号
φ１．φ２を得る。ラッチ回路１０〜１３ｒｉタイξン
グ信号Ｔ１で動作するので第５図に示すようにキー人力
されたスイッチ８Ｗ４に接続された横のラインＲｔｒｉ
低レベルのままとなりラッチ回路１０の出力δｌｒｔ低
レベルが出力される。他のラインについては、例えば横
のラインＲ２のように高レベルがラッチされ、ラッチ回
路１１の出力５ｘｌｄ高レベルのままとなる。As shown in FIG. 4, when the drivers 2 to 9 are configured as CMOS inverters, the P-channel MOS transistor 34 and the N-channel MO8) transistor 37 are conductive, so that current flows along the path indicated by the solid line in the figure. At this time, P
Channel MO8) transistor 34 (or P channel MO8) transistor 35),! :N channel, channel M
OS transistor 37 (or N-channel MO8) transistor 36) U Make a difference in current drive ability GmPMO
8 (GmNMOS (Gmrl, MOS) transistor transconductance). Therefore, the levels of the horizontal line R and the vertical line CI are low, and as a result, the Q output Sl of the latch circuit 10 is low, and the output C8 of the NAND gate 38 is high. The oscillator starts oscillating using the signal of this output C8, and the timing signals 1'1 to T4 and the clock signals φ1. Obtain φ2. Since the latch circuits 10 to 13ri are operated by the timing signal T1, the horizontal line Rtri connected to the key-operated switch 8W4 as shown in FIG.
It remains at a low level, and the output δlrt of the latch circuit 10 is outputted at a low level. For other lines, for example, the horizontal line R2, the high level is latched, and the output 5xld of the latch circuit 11 remains at the high level.

同様に、タイミング信号Ｔ３で動作するラッチ回路１４
〜１７はスイッチＳＷ４に対応した縦のラインＣｔＵ＆
レベル、級のラインＣ２〜Ｃ４は高レベルをラッチし、
ラッチ回路１４のＱ出力ＳＩ！Ｈ低レベルとなり、他の
ラッチ回路１５〜１７のＱ出力Ｓ６〜Ｓ８は高レベルと
なる。Similarly, the latch circuit 14 operated by the timing signal T3
~17 is the vertical line CtU & corresponding to switch SW4
Level, grade lines C2 to C4 latch high level,
Q output SI of latch circuit 14! The H level becomes low level, and the Q outputs S6 to S8 of the other latch circuits 15 to 17 become high level.

故に、押下けられたスイッチＳＷに対応したラインが低
レベルとして対応するラッチ回路１０〜１７のＱ出力Ｓ
１〜Ｓ８に出力されるのでこれをデコードして使うこと
ができる。Therefore, the Q output S of the corresponding latch circuits 10 to 17 assumes that the line corresponding to the pressed switch SW is at a low level.
Since it is output to S1 to S8, it can be decoded and used.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

電話機用ダイアラ−に於いてｆ′ｉ、通常電話番号を記
憶するメモリを内蔵したものが一般的となっており、電
話機がオンフックの状態２まり、電話回線より１．源を
供給されない状態でもメモリの内容が消えない様に％池
によシバツクアップしている。従ってオンフックの状態
では、キーを押下しても電流が流れないような工夫が必
要であり、従来例の場合でも、オンフック状態では横の
ラインＲ１〜Ｒ４と縦のラインＣ，−Ｃ４が同電位、例
えば高レベルとなるように、タイミング信号φ１．φ２
を設計すれは容易に実現出来る。しかしながら、電話機
が多機能化し、オンフッタダイヤル、オンフック拡声受
話、ハンズフリーといった要求が出て来ておシ、オンフ
ックの状態でも、オンフックダイヤル等のキー人力だけ
を受けつける必をが生じて来た。ただし、電池の寿命を
考えると他のキーを押下しても電流を消費しないように
する必要がある。従って、従来のキー入力回路では、上
記の要求を満足することが出来ない。It is common for telephone dialers to have a built-in memory for storing telephone numbers, and when the telephone is on-hook, 1. The contents of the memory are backed up by a % pond so that they do not disappear even when power is not supplied. Therefore, in the on-hook state, it is necessary to take measures to prevent current from flowing even when a key is pressed.Even in the conventional case, in the on-hook state, the horizontal lines R1 to R4 and the vertical lines C and -C4 must be at the same potential. , for example, the timing signal φ1. φ2
It is easy to design and realize. However, as telephones have become multi-functional, demands such as on-footer dialing, on-hook loudspeaker reception, and hands-free have emerged, and even in the on-hook state, it has become necessary to accept only key manual input such as on-hook dialing. However, considering the lifespan of the battery, it is necessary to ensure that current is not consumed even when other keys are pressed. Therefore, conventional key input circuits cannot satisfy the above requirements.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のキー入力回路ｒｉ、タイミング信号をキーボー
ドへ出力するＩ出力回路とタイミング信号に同期して信
号をラッチするラッチ回路とタイミング信号を発生する
タイミング発生回路と、キーボードとキー人力部との間
を制御信号によりオン。A key input circuit ri of the present invention, an I output circuit that outputs a timing signal to the keyboard, a latch circuit that latches the signal in synchronization with the timing signal, a timing generation circuit that generates the timing signal, and a connection between the keyboard and the key input section. is turned on by a control signal.

オフさせるスイッチ手段とを含んで構成される。and switch means for turning off.

かかる本発明のキー入力回路は、特定キーだけは受けつ
け他のキー人力に対しては、全く受は付けずかつ、電流
消費もしないというように、オンフック状態で受は付け
る特定キーをスイッチ手段の選定により選択できる。The key input circuit of the present invention accepts only a specific key, does not accept other keys at all, and does not consume any current. Can be selected by selection.

〔実施例〕〔Example〕

第１図は本発明の一実施例である。この回路は第３図に
示す従来例と比較すると、制御信号Ｇよりオンオフする
ＣＭＯ８構成のトランスファーゲート４０〜４５が付は
加わった回路である。従って、制御信号Ｇが高レベルの
ときＫｄ、）ランスファーゲート４０〜４５が導通し、
従来例のキー入力回路と全く同じ動作をする。つまりス
イッチＳＷ１〜ＳＷ、、のすべでのキー人力を受は付け
る。FIG. 1 shows an embodiment of the present invention. Compared to the conventional example shown in FIG. 3, this circuit is a circuit in which transfer gates 40 to 45 of CMO8 configuration, which are turned on and off by control signal G, are additionally added. Therefore, when the control signal G is at a high level, Kd), the transfer gates 40 to 45 are conductive,
It operates exactly the same as the conventional key input circuit. In other words, all of the switches SW1 to SW require manual input.

制御信号Ｇが低レベルのときはトランスファーゲート４
０〜４５が非導通状態になるため、スイッチＳＷ４だけ
受は付けられる。他のキーを押下しても電流は流れず受
は付けられない。よって、オンフック状態で制御信号Ｇ
が低レベルとなるようにすれば良い。どのラインＲ１〜
Ｒ４およびＣ１〜Ｃ４にトランスファーゲートを設ける
かは、任意選択できる。When control signal G is low level, transfer gate 4
Since switches 0 to 45 are in a non-conductive state, only switch SW4 is turned on. Even if you press any other key, no current will flow and the receiver will not be connected. Therefore, in the on-hook state, the control signal G
may be set to a low level. Which line R1~
It can be arbitrarily selected whether to provide transfer gates in R4 and C1 to C4.

第２図は他の実施例である。この回路ｒｉＮチャンネル
ＭＯＳトランジスタをスイッチ手段として用いている点
が前記一実施例とは異なる。従って、横のラインＲ１〜
Ｒ４と縦のラインＣ，−Ｃ４の電。FIG. 2 shows another embodiment. This circuit differs from the previous embodiment in that the riN channel MOS transistor is used as the switching means. Therefore, the horizontal line R1~
R4 and vertical line C, -C4 voltage.

位は高レベルが（ＶＤＤ　−ＶＴＮ　）までしか上昇し
ない。ここでＶＤＤは正電源電圧、　ＶｒＮはＮチャン
ネルＭＯ８）ランジスタのスレッシュホールド電圧であ
る。The high level rises only up to (VDD - VTN). Here, VDD is the positive power supply voltage, and VrN is the threshold voltage of the N-channel MO8) transistor.

通常、ノイズによる誤動作防止のために、横のラインＲ
１〜Ｒ４と縦のラインＣ１，Ｃ，のラインとｔ源との間
にそれぞれコンデンサを接続するため、キー人力に対応
しないラインは高レベル、低レベルを繰り返す。従って
、このコンデンサの充放電により電力を消費する。この
点から考えると第２図の実施例でｒｉ、振幅がＶＴＮ分
小さいので、電力消費がその分少なくなる利点がある。Normally, to prevent malfunctions due to noise, the horizontal line R is
1 to R4 and the vertical lines C1, C, and the t source, the lines that do not correspond to key human power repeat high and low levels. Therefore, power is consumed by charging and discharging this capacitor. From this point of view, in the embodiment shown in FIG. 2, since ri and amplitude are smaller by VTN, there is an advantage that power consumption is reduced accordingly.

又、実際のラッチ人力となる横および縦のライン几！′
〜Ｒ４’　、　ＣＩ’〜Ｃ４′はＶＤＤまで振幅するの
で入力レベルの問題ｆ′ｉ発生しない。In addition, the horizontal and vertical lines are used for actual latch operation! ′
~R4' and CI'~C4' amplitude up to VDD, so the input level problem f'i does not occur.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明はキーボードと、キー人力
部の間に制御信号によりオン・オフを制御するスイッチ
手段を選択的に挿入することにより、特定キーだけを受
は付は可能とする、キー入力回路が実現出来る効果があ
る。As explained above, the present invention selectively inserts a switch means between the keyboard and the key manual section that controls on/off using a control signal, thereby making it possible to accept only a specific key. This has the effect of realizing a key input circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例を示す回路図であシ、第２図
は本発明の他の実施例を示す回路図である。 第３図は従来例を示す回路図である。第４図は従来例の
動作を説明するための一部の詳細回路図である。第５図
はキー入力回路の動作を説明するためのタイムチャート
である。 １・・・・・・キーボード、２〜９・−・・・・ドライ
バー（インバーター）、１０〜１７・・・・・・データ
ラッチ回路、１８〜２５・・・・・・ＮチャンネルＭＯ
８）ランジスタ、３４．３５・・・・・・Ｐチャンネル
ＭＯ８）ランジスタ、３６．３７・・・・−Ｎチャンネ
ルＭＯ８）ランジスタ、３８・・・・・・４人力ＮＡＮ
Ｄゲート、４０〜４５・・・・・・トランスファーゲー
ト、４６・・・・・・インバーター。FIG. 1 is a circuit diagram showing one embodiment of the invention, and FIG. 2 is a circuit diagram showing another embodiment of the invention. FIG. 3 is a circuit diagram showing a conventional example. FIG. 4 is a partial detailed circuit diagram for explaining the operation of the conventional example. FIG. 5 is a time chart for explaining the operation of the key input circuit. 1...Keyboard, 2-9...Driver (inverter), 10-17...Data latch circuit, 18-25...N-channel MO
8) Ran resistor, 34.35...P channel MO8) Ran resistor, 36.37...-N channel MO8) Ran resistor, 38...4 manual NAN
D gate, 40-45...Transfer gate, 46...Inverter.

Claims (1)

【特許請求の範囲】[Claims] タイミング信号をキーボードへ出力する出力回路と、前
記タイミング信号と同期して信号をラッチするラッチ回
路と、タイミング信号を発生するタイミング発生回路を
含んで構成されるキーボード回路において、前記出力回
路の出力をキーボードへ選択的に出力するため制御信号
により制御されるスイッチ手段を前記出力回路と前記キ
ーボードとの間に設けたことを特徴とするキーボード回
路。In a keyboard circuit including an output circuit that outputs a timing signal to a keyboard, a latch circuit that latches a signal in synchronization with the timing signal, and a timing generation circuit that generates a timing signal, the output of the output circuit is A keyboard circuit, characterized in that a switch means controlled by a control signal is provided between the output circuit and the keyboard for selectively outputting to the keyboard.