JPS58213328A - Input circuit of microcomputer - Google Patents
Input circuit of microcomputerInfo
- Publication number
- JPS58213328A JPS58213328A JP57096659A JP9665982A JPS58213328A JP S58213328 A JPS58213328 A JP S58213328A JP 57096659 A JP57096659 A JP 57096659A JP 9665982 A JP9665982 A JP 9665982A JP S58213328 A JPS58213328 A JP S58213328A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- switch
- input
- signal line
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Input From Keyboards Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
本発明はマイクロコンピュータの入力回路（二関し、特
に入力端子（二直接スイッチが接続されるマイクロコン
ピュータの入力回路ｃ″−関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an input circuit for a microcomputer, and more particularly to an input circuit for a microcomputer to which input terminals (two direct switches) are connected.
“ 一般にマイクロコンピュータにデータを入力する場
合には、インターフェイス回路を介して、信号（−よっ
てデータを入力する方法が一般的であり、マイクロコン
ピュータの入力端子（二直接スイ７テを接続してデータ
を入力す名刀法は採用されていない。ところが、近年、
マイクロコンピュータが各方面で多く使用される（二至
り、壬た、１テツプによってマイクロコンピュータが作
られる（：あたり、スイッチを直接マイグロコンビ二一
ダの入力端子に接続して、その開閉データを入力する必
要性が生じている。特Ｃ二、磁子時計をマイクロコンピ
ュータで形成する場合などでは、小型化あるいは薄型化
の点でインターフェイス回路をスイッチとマイクロコン
ピュータとの間ζ：分圧させることは不利である。“Generally, when inputting data to a microcomputer, it is common to input signals (-) through an interface circuit. The method of entering famous swords has not been adopted.However, in recent years,
Microcomputers are widely used in various fields (in the end, microcomputers are made in one step): By directly connecting a switch to the input terminal of a microcombiner, the opening/closing data can be transmitted. Special C2: When a magnetic clock is formed using a microcomputer, it is necessary to divide the interface circuit between the switch and the microcomputer in order to make it smaller or thinner. is disadvantageous.
従来、スイッチが直接接続されるマイクロコンピュータ
の入力は第１図（二示す如く、入力端子ｉｌ＋に接続さ
れる信号線（２１と所定レベル、列えは重速ＶＳＳ、と
の間に抵抗（３１が接続された構成となっている。この
抵抗＋３１はプ／Ｉ／ｆワン抵抗（あるいはプルアップ
抵抗）と呼ばれるものであり、入力端子（１）に接続さ
れるスイッチ（４）が開成されている場合に信号線（２
１のレベルを所定レベル、例えば慮源ＶＳＳレベル、Ｃ
二する様動く。ところが、スイッチ（４）は他方のレベ
ル、例えば電１ｖｎｎ、Ｃ′−接続されるため、スイッ
チ（４）が連続して閉成されるタイプのものである場合
Ｃ二は、電源ＶＤＤからスイッチ（４）を介して抵抗＋
３１（二常時電流が流れることになる。従って、マイク
ロコンピュータの（源（二峨池を使用した場合（：は、
電池寿命を短くする欠点な耳していた。Conventionally, the input of a microcomputer to which a switch is directly connected is a resistor (31 This resistor +31 is called a pull-up/I/F one resistor (or pull-up resistor), and it is connected when the switch (4) connected to the input terminal (1) is opened. If the signal line (2
1 level to a predetermined level, for example, the source VSS level, C
It moves like two. However, since the switch (4) is connected to the other level, e.g. voltage 1vnn, C'-, if the switch (4) is of the type that is closed continuously, C2 is connected to the power supply VDD to the switch ( 4) Resistance + through
31 (2 Current will always flow. Therefore, if the microcomputer's (source (Nagaike) is used,
I have heard that it shortens battery life.
本発明は上述しに点に鑑みて為されたものであり、デー
タの入力を必要とするときのみ一４通状態とされるスイ
ッチング素子を信号線と所定レベルとの間（二設け、そ
の導通を所定の命令で制、卸するマイクロコンピュータ
の入力回路を提供するものである。以下図面を参照して
本発明を詳述する。The present invention has been made in view of the above-mentioned points, and consists of providing two switching elements between the signal line and a predetermined level, which are turned on only when data input is required, and ensuring continuity between the switching elements. This invention provides an input circuit for a microcomputer that controls and outputs data using predetermined commands.The present invention will be described in detail below with reference to the drawings.
第２図は本発明の実施・列を示す回路図であり、１：固
の入力端子に実施した場合を示す。入力端芋（５）は信
号線（６）と接続され、入力端子（５）に印加されるデ
ータは、バッファ（７）に印加される。バッファ（７）
は入力端子（５）に印加されるレベルと内部とのレベル
を整合するものである。バッファ（７）の出力とマイク
ロコンピュータの内部データバス（８１の所定ビットと
の間には、ゲート（９）が分圧し、このゲート（９）は
制御回路（１０１の＠御信号＋１１１及びインバータ′
！力によるその反転信号Ｃ：よって、導通及び遮断が制
御され、導通状態に於いて、バッファ（７）の出力をデ
ータバス（８１に送出する。信号線（６）と電頼イ圧Ｖ
ＳＳとの間（二は、スイッチング素子１１３１が接続さ
れる。このスイッチング素子！１３はＮチャンネルＭＯ
８ＦＩＩＣＴであり、オン状態（−於いて所定の抵抗値
を有している。また、スイッチング素子ｔ１３）のゲー
ト電極にはＲ−８フジツブフロツプ″！ａの出力Ｑが接
続され、そのセット及び９セツトにより、スイッチング
素子Ｕのオン及びオフが制御される。制御回路１ｄｏｌ
はマイクロコンピュータの内部Ｃ二手め記憶されたプロ
グラムの命令コードを解読し、マイクロコンピュータの
内部回路を制御するものであり、所定の命令が実行され
た時（二出力される制濁信号ｔｔｏ、ｅは、Ｒ−Ｓフジ
ツブフロップ・１４）のセット端子Ｓ及び９セツト端子
ＲＣ印加され、そのセクト及びリセットを制御する。FIG. 2 is a circuit diagram showing an implementation/column of the present invention, and shows a case where it is implemented on a 1: hard input terminal. The input terminal (5) is connected to the signal line (6), and the data applied to the input terminal (5) is applied to the buffer (7). Buffer (7)
is for matching the level applied to the input terminal (5) with the internal level. A gate (9) divides the voltage between the output of the buffer (7) and a predetermined bit of the internal data bus (81) of the microcomputer, and this gate (9) divides the voltage between the output of the buffer (7) and the predetermined bit of the internal data bus (81) of the microcomputer.
! The inverted signal C by the power: Therefore, conduction and cutoff are controlled, and in the conduction state, the output of the buffer (7) is sent to the data bus (81).
SS (Second, switching element 1131 is connected. This switching element!13 is an N-channel MO
8FIICT, and has a predetermined resistance value in the on state (-). Also, the output Q of the R-8 Fujitsu flop"!a is connected to the gate electrode of the switching element t13, and the set and 9 sets are connected to the gate electrode of the switching element t13. The on and off of the switching element U is controlled by the control circuit 1dol.
The internal circuit of the microcomputer decodes the instruction code of the stored program and controls the internal circuit of the microcomputer. is applied to the set terminals S and 9 set terminals RC of the R-S Fujitsu flop 14) to control its sector and reset.
第２図（二示された実施例に於いて、入力端子（５）と
電源磁圧ＶＤＤとの間１−スイッチσ力を接続した場合
のデータ入力方法を説明する。In the embodiment shown in FIG. 2, a data input method will be described when a 1-switch σ force is connected between the input terminal (5) and the power supply magnetic voltage VDD.
先ず、初期状態に於いて、Ｒ−Ｓフリツブフロップ１４
はリセット状態Ｃ二あり、七の出力Ｑを電ｌ原電圧ｙｓ
ｓレベル、即ち１０睦としている。ゲート名画に“０°
の印加されたスイッチング素子！１３は、オフ状態（二
ある。従って、スイッチ〔ηが開成されている場合は、
信号線（６）はフローディングとなり、閉成されている
場合は、信号線（６１は礒原磁圧ＶＤＤレベル、即ち“
１・となるが、スイッチング素子０３がオフ状態である
ので電流が流れることはない。First, in the initial state, the R-S flip-flop 14
is in the reset state C2, and the output Q of the seventh is the source voltage ys
It is set at S level, that is, 10 Mutsumi. Gate masterpiece “0°”
Switching element with applied voltage! 13 is in the off state (there are two. Therefore, if the switch [η is open,
The signal line (6) is floating, and when it is closed, the signal line (61 is the Isohara magnetic pressure VDD level, that is, “
1.However, since the switching element 03 is in the off state, no current flows.
次（−、データ乞入力する場合、先ず、Ｒ−８フリツプ
フロツプｄ４をセットする命令を実行する。Next (-, when inputting data, first execute an instruction to set the R-8 flip-flop d4.
この命令の実行（二より、制週回全＋〕ｌＪｌの制御信
号ｊ１５）は“１°となり、Ｒ−８７ジ７ブフロツブ＋
１４１がセットされ、“１°となった出力Ｑによりスイ
ッチング素子（［３がオン状態となる。このとき、スイ
ッチ１Ｊηが開成されている状態であれば、信号線（６
１は電源電圧ＶＳＳレベルになり、一方スイッテ（１力
が閉成状態であれば、スイッチング素子＋１３１の抵抗
により、信号線（６）は電諒電圧ＶＤＤレベルとなる。Execution of this command (from 2, control signal j15 of 1Jl) becomes “1°, and R-87J7B Float +
141 is set, and the switching element ([3) is turned on due to the output Q of "1°. At this time, if the switch 1Jη is open, the signal line (6
1 becomes the power supply voltage VSS level, and on the other hand, if the switch 1 is in the closed state, the signal line (6) becomes the voltage VDD level due to the resistance of the switching element +131.
この状態とした後、入力命令を実行すると、５：」御回
路Ｇｏ＋の制御信号Ｑｌｌが“１”となり、ゲート（９
）が導通してバッファ（７）の出力、即ち、ヌイッｙ−
鼎が開成状態のときは“０・、閉成状態のときは“１−
のデータがデータバス（８）Ｃ二送出される。After entering this state, when an input command is executed, the control signal Qll of the control circuit Go+ becomes "1", and the gate (9
) becomes conductive and the output of buffer (7), i.e., null y-
When the bell is in the open state, it is "0・, and when it is in the closed state, it is "1-.
data is sent out over the data bus (8)C2.
入力命令の実行終了（二よって、ゲート（９１を遮断し
た後、Ｒ−Ｓフジツブフロ７ブ・１４のりセクト命令を
実行する。９セツト命令の実行（二より、制ＭＪ信号ｔ
ｔｅが−“１°となり、Ｒ−８フジツブフロツプ（１４
１は９セツトされ、スイッチング素子１３ｉはオフ状態
となる。End of execution of the input command (2) After shutting off the gate (91), execute the R-S Fujitsu block 7 block/14 sector command. 9 Execution of the set command (2)
te becomes -“1°, R-8 Fujitsubu flop (14
1 is set to 9, and the switching element 13i is turned off.
従って、スイッチング素子：；Ｊはデータを入力する場
合Ｃ二のみオン状態となり、その他の場合（＝はオフ状
態であるため、スイッチσηが運沸して閉成された場合
でも、スイッチ（１ｎを介して電源が、硯れることは無
く、電池の消費が減少する。Therefore, when switching element J is inputting data, only C2 is on, and in other cases (= is off, so even if switch The power supply will not be interrupted through the cable, and battery consumption will be reduced.
８６図は本発明の他の実施例を示す回路図であリ、４ピ
ツトの入力端子の場合を示す。４個の入力端子ｄυには
各々信号線０１．バッファｉＪ、ゲートＱυが設けられ
てあり、ゲー）７１）の出力は４ピツトから成るデータ
バスｒ乃の対応するビットに接続される。また、各信号
線１ロと慮源ＶＳＳ間（＝は、スイッチング素子；Ｊが
各／：Ｊ接就され、これらスイッチング素子（ハ）のゲ
ート電極には、共通ＣＲ−Ｓフジ７ブフロツブ１２４）
の出力Ｑが印加される。また各ゲート′２１１には、共
通に制御回路２９の＠御信号Ｑｅ及びインバータ＋ｘＯ
による反転信号が印加されている。FIG. 86 is a circuit diagram showing another embodiment of the present invention, and shows the case of a 4-pit input terminal. Each of the four input terminals dυ is connected to a signal line 01. A buffer iJ and a gate Qυ are provided, and the output of the gate 71) is connected to a corresponding bit of a data bus r consisting of 4 pits. In addition, between each signal line 1b and the source VSS (= is a switching element;
The output Q of is applied. In addition, each gate '211 is commonly connected to the @ control signal Qe of the control circuit 29 and the inverter +xO.
An inverted signal is applied.
第３図Ｃ二於ける動作は、第２図に於ける動作と同じ（
、人力命令を実行する前にＲ−３）！！７プフ０７プ１
２４）のセット命令を実行することＣ：よってスイッチ
ング素子Ｑりがオン状態となり、入力命令の実行後、Ｒ
−８フジツプフαツブｌＱ４のｙセット命令を実行する
こと（二よって、スイッチング素子ｃｌ！４カｉオフ状
態となる。従って、４ピツトの入力端子ｔ！引ニー各々
スイッチ接続することが可能となり、また、そのデータ
を４ビット単位で入力できるものである。The operation in Figure 3C2 is the same as the operation in Figure 2 (
, R-3) before executing the manual command! ! 7pufu07pu1
24) Executing the set command C: Therefore, the switching element Q is turned on, and after the input command is executed, the R
Executing the y set command of -8 Fujipfu α block lQ4 (2), the switching element cl!4 is turned off. Therefore, it becomes possible to connect each of the four pit input terminals t! Further, the data can be input in units of 4 bits.
上述の如く本発明Ｃ二よれば入力端子（二接続される信
号線と所定電位間Ｃニスイツチング素子を接続し、命令
Ｃ二よって導通及び遮断を行なうことＣ二より、入力端
子Ｃ：接続されたスイッチが連続して閉成された場合で
も、不要な電流が流れることがなくなり、低消費電力の
マイクロコンピュータが得られ、特に、電源Ｃ：電池を
使用する場合（−は耳利となるものである。As described above, according to the present invention C2, the input terminal C: connects the C switching element between the connected signal line and a predetermined potential, and performs conduction and disconnection according to the command C2. Even if the switch is closed continuously, unnecessary current will not flow, and a microcomputer with low power consumption can be obtained. be.
第１図は従来例を示す回路図、第２図は本発明の実施例
を示す回路図、第３図は本発明の他の実御回路、αＢ＋
ｔｓ ＋２６１・・・制御信号、（１，２１（２η・・
・インバータ、（１３（２３・・・スイッチング素子、
＋１４１＋２４）・−・Ｒ−８フジツブフロツプ。
第１図
ｑｓ
第２図
第３図FIG. 1 is a circuit diagram showing a conventional example, FIG. 2 is a circuit diagram showing an embodiment of the present invention, and FIG. 3 is another actual control circuit of the present invention, αB+
ts +261...control signal, (1,21(2η...
・Inverter, (13 (23... switching element,
+141+24)・-・R-8 Fujitsubu flop. Figure 1 qs Figure 2 Figure 3
Claims (1)
、該信号線と所定電位間（二接硯されたスイクテング素
子と、該ス１′ツデング累子の導通及び遮断を利；即す
る記憶回路とを備え、命令を解読して各部回路を副動す
る制ｊｍ回路から所定命令の実行時出力される制ａ信号
により＠記記憶回路をセットあるいは９セツトすること
Ｃ二より、前ｄ己４百号線を入力端子の状態（二応じた
レベルとすることを特徴とするマイクロコンピュータの
入力回路。1. Between the input terminal, the signal line connected to the input terminal C, and the signal line and a predetermined potential (conduction and disconnection of the switching element connected to the input terminal C and the switching element connected to each other); From C2: An input circuit for a microcomputer, characterized in that the input line 400 is set to a level corresponding to the state (2) of the input terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57096659A JPS58213328A (en) | 1982-06-04 | 1982-06-04 | Input circuit of microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57096659A JPS58213328A (en) | 1982-06-04 | 1982-06-04 | Input circuit of microcomputer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58213328A true JPS58213328A (en) | 1983-12-12 |
Family
ID=14170954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57096659A Pending JPS58213328A (en) | 1982-06-04 | 1982-06-04 | Input circuit of microcomputer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58213328A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63263914A (en) * | 1987-04-22 | 1988-10-31 | Nec Corp | Keyboard circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55127624A (en) * | 1979-03-23 | 1980-10-02 | Toshiba Corp | Digital input scan system |
| JPS5685141A (en) * | 1979-12-14 | 1981-07-11 | Fuji Electric Co Ltd | Data processor |
-
1982
- 1982-06-04 JP JP57096659A patent/JPS58213328A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55127624A (en) * | 1979-03-23 | 1980-10-02 | Toshiba Corp | Digital input scan system |
| JPS5685141A (en) * | 1979-12-14 | 1981-07-11 | Fuji Electric Co Ltd | Data processor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63263914A (en) * | 1987-04-22 | 1988-10-31 | Nec Corp | Keyboard circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4728822A (en) | Data processing system with improved output function | |
| JPS6023432B2 (en) | MOS memory | |
| JPH0197016A (en) | Semiconductor integrated circuit device | |
| JPS6318221B2 (en) | ||
| JPS58213328A (en) | Input circuit of microcomputer | |
| JPS6240731B2 (en) | ||
| JPS61190635A (en) | Microcomputer | |
| JPS6294014A (en) | Integrated memory circuit | |
| JPS62125712A (en) | Input and output circuit | |
| US6373287B1 (en) | Input/output control circuit and microcomputer | |
| JPH04278291A (en) | Memory cell circuit | |
| JPH07325780A (en) | Input/output device of microcomputer | |
| JP2782946B2 (en) | Semiconductor integrated circuit | |
| JPS62192085A (en) | Bit processing circuit | |
| JPS61212116A (en) | Semiconductor integrated circuit | |
| JPS6037922B2 (en) | Input/output circuit | |
| JPH02266609A (en) | Set-reset type flip-flop circuit | |
| JPH0246120Y2 (en) | ||
| JPH025613A (en) | Three-state output circuit | |
| JPS61269544A (en) | Bus terminator | |
| JPH03130837A (en) | Microcomputer | |
| JPH02195719A (en) | Integrated circuit | |
| JPS5838875B2 (en) | ROM address buffer circuit | |
| JPS60180330A (en) | Cmos ratio circuit and its using method | |
| JPS63114409A (en) | Flip-flop circuit |