JPS63262768A

JPS63262768A - パタ−ン検知信号二値化回路

Info

Publication number: JPS63262768A
Application number: JP62096132A
Authority: JP
Inventors: Koji Oka; 浩司岡; Moritoshi Ando; 護俊安藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-04-21
Filing date: 1987-04-21
Publication date: 1988-10-31

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕本発明は、回路自身の二値化出力を用いて、被検知対象
のパターン部か基材部分かを判定し、基材部分の場合に
はスライスレベルを二値化されるべき原信号に追従させ
、パターン部の場合には一定の係数でスライスレベルを
減少させ、それにより、常に適正なスライスレベルによ
って二（ｉｔ化されるようにした′回路に関するもので
ある。

〔産業上の利用分野〕

本発明は、例えばプリント基板等の被検知対象から検知
された原信号を二値化してパターン部と基材部分に対応
させるためのパターン検知信号二値化回路に関する。

〔従来の技術〕

従来型の二値化回路の基本的な構成が第３図に、その動
作を説明する図が第４図に示される。第３図の二値化回
路は固定スライスレベルを用いた場合である。被検知対
象上に線状の遮光帯を設けてその反射散乱光を検知する
ブランクライン照明方式を用いたパターン検知において
は、パターン密度の高い部分（導体パターンの多い部分
）の検知信号強度は、パターン密度の低い部分の信号強
度と比較して小さくなる。これは、ブラックライン照明
方式がブラックライン周囲からの拡散漏入光量に基づい
ているためである。従って、固定スライスレベルを用い
た場合、すなわち第３図におけるように、パターン検知
信号をコンパレータ（ＣＯＭＰ）３１で、電源電圧■と
可変抵抗３２から得られる固定スライスレベルと比較さ
れると第４図に示されるような二値化信号が得られる。

第４図において上段は被検知対象パターンが示されてお
り、斜線を付した部分が導体パターン部である。斜線の
ない部分は基材部分である。このパターンを線りに沿っ
て検知したパターン検知信号が第４図中段の波形図に実
線の曲線４１として示される。固定スライスレベルは鎖
ｖＡ４２で示される。図かられかるように、導体パター
ン密度の高い所では検知信号が小さくなる（丸い破線４
４の部分参照）。

従って、パターン検知信号４１と固定スライスレベル４
２の関係から、第４図下段の実線のような対応する二値
化信号が得られる。しかしながら、この場合、適正なス
ライスレベルとしては破線４３が理想とされ、二値化信
号として破線のような信号が望まれる。なお、Ｇは接地
レベルを示す。

従来用いられている他の回路として第５図の積分型スラ
イスレベルを用いた二値化回路がある。

この回路においては、コンパレータ５３においてパター
ン検知信号とパターン検知信号の積分値が比較され二値
化される。すなわち、パターン検知信号はコンパレータ
５３の一方の入力端子に供給され、かつ抵抗５６および
キャパシタ５７から成る積分回路へ供給される。積分回
路の出力はバッファ（Ｂ）５１と可変抵抗５４を介して
コンパレータ５３の他方の入力端子へ供給される。電源
Ｖから可変抵抗５５、バッファ５２、およびダイオード
５８を介してコンパレータ５３の他方の入力端子へ電圧
を供給する回路は、最低スライスレベル（最小限界）を
保持するためのものである。

第６図を用いて上述の回路の動作を説明する。

第６図は第４図と同様に上段に被検知対象パターン、中
段にパターン検知信号５１、下段に二値化信号がそれぞ
れ対応して示される。この場合のスライスレベルは鎖線
５２のようになり、二値化信号は下段の実線のようにな
る。この場合の理想的なスライスレベルは破線５３のよ
うなレベルが望まれ、このスライスレベルが用いられる
と二値化信号は破線のように修正されることになる。

〔発明が解決しようとする問題点〕

前述のように、二値化回路が固定スライスレベルを用い
る時は、パターン部の密度によって検知信号の強度が変
化し、適正なスライスレベルによる二値化を行うことが
できない。

また、積分型スライスレベルを用いても、パターンの急
激な変化（パターン密度の低い部分から高い部分への変
化等）に追従できない場合があり、適正な二値化が難し
いという問題点がある。

本発明の目的は、被検知対象のパターン密度の変化にか
かわらず適正なスライスレベルによりパターン検知信号
の二値化が可能となり、検知精度が向上する二値化回路
を得ることにある。

〔問題点を解決するための手段〕

本発明の回路は、第１図に例示されるように、比較手段
２０、切換手段１１、バッファ１５、時定数回路１２　
、１３、最低スライスレベル供給回路１４゜１６　、１
Ｂ、を具備する。

比較手段２０は一方の入力に被検知対象のパターン検知
信号を受け、他方の入力にバッファ１５の出力を受けて
、双方を比較し二値化信号を出力する。バッファ１５の
入力は前記パターン検知信号を切換手段１１および時定
数回路１２，１３を介して受け、切換手段１１は比較手
段２０の出力により開閉され、時定数回路１２　、１３
は切換手段１１が閉路された時充電され、開路された時
放電され、最低スライスレベル供給回路１４　、１６　
、１８は前記バッファ１５の出力レベルがあらかじめ設
定された最低値以下となった時、その最低値を保持する
ようにする。

〔作　用〕

前述のパターン検知信号二値化回路を用いれば、スライ
スレベルは原信号に追従する浮動型となり第４図中段に
例示されるような検知信号強度の小さい部分のパターン
も適正なレベルをもってスライスできる。スライスレベ
ルの原信号に対する追従は、基材部分は高速で追従し、
パターン部においては追従しないで、検査対象パターン
に応じた特定の時定数で減少する。パターン部における
スライスレベルの下がり過ぎはスライスレベルの下限値
を設定した最低スライスレベル供給回路により防止され
る。

〔実施例〕

本発明の一実施例としてのパターン検知信号二値化回路
の回路図が第１図に、動作を説明するための図が第２図
に示される。

この回路は、コンパレータ（ＣＯＭＰ）　２０、スイッ
チ１１、キャパシタ１２、抵抗１３、バッファ（Ｂ）１
５および１６、可変抵抗１４および１７、ダイオード１
８、およびバッファ（Ｂ）１９を具備する。

被検知対象からのパターン検知信号はコンパレータ２０
の一方の入力端子およびスイッチ１１の一方の端子に供
給される。スイッチ１１の他方の端子はキャパシタ１２
および抵抗１３のそれぞれ一端に接続され、キャパシタ
１２および抵抗工３の他端は接地される。スイッチ１１
の他方の端子は同時にバッファ１５の入力へ接続される
。バッファ１５の出力は可変抵抗１７を介してバッファ
１９の入力へ供給される。バッファ１６の入力には電源
電圧Ｖが可変抵抗１４を介して供給される。

バッファ１６の出力はダイオード１８を介してバッファ
１９の入力に供給される。バッファ１９の出力はコンパ
レータ２０の他方の端子に供給される。スイッチ１１の
開閉はコンパレータ２０の出力により制御される。

コンパレータ２０の出力はパターンの有無に対応して高
レベルまたは低レベルとなる。パターン無の時、すなわ
ちネ★知信号が基材部分に対応する′　時コンパレータ
２０の出力は低レベルとなりスイッチを閉路（オン）す
る。キャパシタ１２の値は１００ｐＦ程度以下であるの
で迅速に充電され、バッファ１５の出力における電圧は
、はぼ原信号と相似な波形となる。パターン有の場合、
すなわちコンパレータ２０の出力が高レベルの時には、
スイッチ１１を開路（オフ）する。するとキャパシタ１
２に蓄積されていた電荷がＣＲの時定数により放電し、
バッファ１５の出力における電圧は次第に減少する。バ
ッファ１９の入力電圧がバッファ１６の出力電圧よりも
低くなるとダイオード１８が導通し、スライスレベルの
最低値はほぼバッファ１６の出力電圧となる。スライス
レベルの最低値は可変抵抗１４により設定される。可変
抵抗１７は検知信号強度とスライスレベルの比率を調整
する。

第２図には最上段に被検知対象パターンが示される。斜
線を付した部分がパターン部であり、それ以外の部分が
基材部分である。線りの部分を検知したパターン検知信
号が次段の実線による曲線２１として示される。スライ
スレベルは鎖！２３で示され、パターン無の部分、すな
わち基材部分では、はぼパターン検知信号に追従するが
、パターン有の部分においては、時定数ＣＸＲで減少す
る。このパターンの例における理想的なスライスレベル
は破線２２で示される。これにより従来例の回路に比較
して実施例の回路のスライスレベルがより適切であるこ
とがわかる。第２図の第３段目には二値化信号が示され
る。最下段には二値化信号に対応してスイッチ１１の開
閉する態様が示される。

〔発明の効果〕

本発明によれば、被検知対象のパターン密度の変化にか
かわらず適正なスライスレヘルによりパターン検知信号
の二値化を行うことができ−１その結果、検知精度の向
上が実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例としてのパターン検知信号二
値化回路の回路図、第２図は第１図の回路の動作を説明する図、第３図は従
来型の二値化回路の回路図、第４図は第３図の回路の動
作を説明する図、第５図は他の１つの従来型の二値化回
路の回路図、および第６図は第５図の回路の動作を説明する図である。図において、１１・・・スイッチ、　　　　　１２・・・キャパシタ
、１３・・・抵抗、　　　　　　１４　、１７・・・可
変抵抗、１５　、１６　、１９・・・バッファ、　　１
８・・・ダイオード、２０　、３１・・・コンパレータ
、　３２・・・可変抵抗、５１．５２・・・バッファ、
　　　　５３・・・コンパレータ、５４　、５５・・・
可変抵抗、　　　５６・・・抵抗、５７・・・キャパシ
タ、　　　　５８・・・ダイオード。

Claims

【特許請求の範囲】　パターン部および基材部分を具備する被検知対象のパ
ターン検知信号を一方の入力端子に受ける比較手段（２
０）と、前記パターン検知信号を切換手段（１１）を介して受け
、出力を前記比較手段（２０）の他方の入力へ供給する
バッファ（１５）と、前記バッファ（１５）の出力があらかじめ設定された最
低値以下となる時、前記最低値を前記比較手段（２０）
の他方の入力に供給する最低スライスレベル供給回路（
１４、１６、１８）と、前記バッファ（１５）の入力端子と前記切換手段（１１
）の間にあらかじめ定められた時定数をもって充電され
た電荷を放電するような時定数回路（１２、１３）を具
備し、前記切換手段（１１）は前記比較手段（２０）の出力が
、被検知対象の基材部分に対応する時閉路されて前記時
定数回路（１２）を充電し、パターン部に対応する時開
路されて放電するようにし、前記比較手段（２０）の出
力に二値化信号を得るようにしたパターン検知信号二値
化回路。