JPS63261229A - アクテイブマトリクス液晶デイスプレイ用輝度調整方式 - Google Patents
アクテイブマトリクス液晶デイスプレイ用輝度調整方式Info
- Publication number
- JPS63261229A JPS63261229A JP9581087A JP9581087A JPS63261229A JP S63261229 A JPS63261229 A JP S63261229A JP 9581087 A JP9581087 A JP 9581087A JP 9581087 A JP9581087 A JP 9581087A JP S63261229 A JPS63261229 A JP S63261229A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- liquid crystal
- common
- video signal
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 55
- 239000011159 matrix material Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 claims description 16
- 230000002950 deficient Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000003860 storage Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 238000005868 electrolysis reaction Methods 0.000 description 2
- 239000000700 radioactive tracer Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229940075591 dalay Drugs 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005242 forging Methods 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 210000004259 p-nk Anatomy 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、薄肌トランソスタ(以下TPTという)な
ど0FETのようなアクティブ素子を組与込んだアクテ
ィブマトリクス液晶ディスプレイ用輝度調整方式に関す
るものである。
ど0FETのようなアクティブ素子を組与込んだアクテ
ィブマトリクス液晶ディスプレイ用輝度調整方式に関す
るものである。
第6図は従来のTPTアクティブマトリクス液晶液晶デ
ィレプレイ用輝度調整方式略構成を示すブロック図であ
る。この第6図において、信号処理部2は信号源1よシ
ビデオ信号5−VIDEO1水平向期信号HD 、垂直
同期信号VDを受は取シ、ソースライントライバ3にソ
ース側データ信号SD、ソース側りロック色号SC,ビ
デオ信号P−VIDEO、ドライブ制御信号OEを生成
して供給し、ダートライントライバ4にダート側データ
信号GD、ダート側クロック信号GCを生成して供給し
、TPTアクティブマトリクス液晶液晶ノルネル5モン
信号VCOM k生成して供給している。
ィレプレイ用輝度調整方式略構成を示すブロック図であ
る。この第6図において、信号処理部2は信号源1よシ
ビデオ信号5−VIDEO1水平向期信号HD 、垂直
同期信号VDを受は取シ、ソースライントライバ3にソ
ース側データ信号SD、ソース側りロック色号SC,ビ
デオ信号P−VIDEO、ドライブ制御信号OEを生成
して供給し、ダートライントライバ4にダート側データ
信号GD、ダート側クロック信号GCを生成して供給し
、TPTアクティブマトリクス液晶液晶ノルネル5モン
信号VCOM k生成して供給している。
また、ソースライントライバ3はTFTアクテイブマト
リクス液晶パネル5のソースラインに、ゲートライント
ライバ4はTPTアクティブマトリクス液晶液晶ノルネ
ル5−トラインにそれぞれ接続さnている。
リクス液晶パネル5のソースラインに、ゲートライント
ライバ4はTPTアクティブマトリクス液晶液晶ノルネ
ル5−トラインにそれぞれ接続さnている。
第7囚はソースライントライバ3、f−)ライントライ
バ4.TPTアクティブマトリクス液晶パネル50部分
の詳細図である。図面の簡略化のためTPTアクティブ
マトリクス液晶液晶木々ネル5素構成は3行4列を仮定
している。
バ4.TPTアクティブマトリクス液晶パネル50部分
の詳細図である。図面の簡略化のためTPTアクティブ
マトリクス液晶液晶木々ネル5素構成は3行4列を仮定
している。
第7因において、TPTアクティブマトリクス液晶パネ
ル5はスイッチング用FETであるTFT6、蓄積キャ
・ぞンタ7、画素電極8.液晶9、コモン電極10よシ
構成されている。
ル5はスイッチング用FETであるTFT6、蓄積キャ
・ぞンタ7、画素電極8.液晶9、コモン電極10よシ
構成されている。
各画素の液晶9は画素電極8、コモン電極10によシ挾
まれておシ、各ii!ll素電極8は各画素の蓄積キャ
パシタ7およびTFT6のドレインにそれぞれ接続され
ている。
まれておシ、各ii!ll素電極8は各画素の蓄積キャ
パシタ7およびTFT6のドレインにそれぞれ接続され
ている。
各画素のTPT6のダートは各行において共通に接続さ
れ、3行のダートライン全構成し、各ゲートラインは、
ダートライントライバ4の3ピツトシリアルイン/パラ
レルアワト(以下S/Pという)シフトレソスタの3ピ
ツトのパラレルアクト端子にそれぞれ接続されでいる。
れ、3行のダートライン全構成し、各ゲートラインは、
ダートライントライバ4の3ピツトシリアルイン/パラ
レルアワト(以下S/Pという)シフトレソスタの3ピ
ツトのパラレルアクト端子にそれぞれ接続されでいる。
一方、各画素のTFT6のソース扛各列において共通に
接続され4列のソースラインを構成し、各ソースライン
はソースライントライバ3内の4ビツトブンプル/ホー
ルド(以下シ玉という)回路の4ビツトの各出力端子に
それぞれ接続されている。
接続され4列のソースラインを構成し、各ソースライン
はソースライントライバ3内の4ビツトブンプル/ホー
ルド(以下シ玉という)回路の4ビツトの各出力端子に
それぞれ接続されている。
さらに、この4ビットS/H回路のサンプルタイミング
th足する4ビツトのサンプルパルス入力端子にはソー
スライントライバ3内の4ビツトS/Pン7トレソスタ
の4ピントのノぐシレルアワト端子に七11ぞれ接続さ
れておシ、これらAシフトレノスタおよびS/Iil!
;!l餡によシンースラインドライバ3が構成されてい
る。
th足する4ビツトのサンプルパルス入力端子にはソー
スライントライバ3内の4ビツトS/Pン7トレソスタ
の4ピントのノぐシレルアワト端子に七11ぞれ接続さ
れておシ、これらAシフトレノスタおよびS/Iil!
;!l餡によシンースラインドライバ3が構成されてい
る。
また、各画素のコモン−極はすべての画衆にわたシ共通
に接続され、コモン信号入力端子17として引き出され
ておシ、この端子には信号処理部2からのコモン信号V
COMが供給されている。
に接続され、コモン信号入力端子17として引き出され
ておシ、この端子には信号処理部2からのコモン信号V
COMが供給されている。
ここで、ソースライントライバ3内のS/Pシフトレソ
スタのシリアルデータ入力端子は端子11に引き出され
、同じ< S/Pレソスタのシフト用りμツク入力端子
は端子12に引き出され、同じくS/H回路の信号入力
端子は端子13に引き出され、同じ< S/H回路の出
力のオン/オフを制御するアクトプットイネーブル入力
端子は端子14に引き出されておシ、信号処理部2から
のソース側データ信号SDが端子11に供給され、ソー
ス側クロック信号SCが端子12に供給され、ビデオ信
号P−VIDEOが端子13に供給され、ドライブ制御
信号OEが端子14に供給されている。
スタのシリアルデータ入力端子は端子11に引き出され
、同じ< S/Pレソスタのシフト用りμツク入力端子
は端子12に引き出され、同じくS/H回路の信号入力
端子は端子13に引き出され、同じ< S/H回路の出
力のオン/オフを制御するアクトプットイネーブル入力
端子は端子14に引き出されておシ、信号処理部2から
のソース側データ信号SDが端子11に供給され、ソー
ス側クロック信号SCが端子12に供給され、ビデオ信
号P−VIDEOが端子13に供給され、ドライブ制御
信号OEが端子14に供給されている。
また、ダートライントライバ4のS/Pシフトレジスタ
のシリアルデータ入力端子は端子15に、シフト用クロ
ック入力端子は端子16にそれぞれ引き出されておシ、
信号処理部2からのf−)側データ信号GDが端子15
に供給され、ダート側りpンク信号GCが端子16に供
給されている。
のシリアルデータ入力端子は端子15に、シフト用クロ
ック入力端子は端子16にそれぞれ引き出されておシ、
信号処理部2からのf−)側データ信号GDが端子15
に供給され、ダート側りpンク信号GCが端子16に供
給されている。
次に動作について説明する。いま、信号源1からのビデ
オ信号5−VIDEO,垂直同期信号VD。
オ信号5−VIDEO,垂直同期信号VD。
水平同期信号HDがそれぞれ第8図(a)〜第8図(C
)のような波形およびタイムチャートのとき、ノンイン
メレースff1lEでTPTアクティブマトリクス液晶
−?ネル5に縦縞のダレイヌクーA−七表示する過ht
−a明する(通常のノンインタレース走査のCRTディ
スプレイの場合も、第8図(IL)のビデオ信号S −
VIE)KO1i8LN(b)ノ垂直同期信号VD。
)のような波形およびタイムチャートのとき、ノンイン
メレースff1lEでTPTアクティブマトリクス液晶
−?ネル5に縦縞のダレイヌクーA−七表示する過ht
−a明する(通常のノンインタレース走査のCRTディ
スプレイの場合も、第8図(IL)のビデオ信号S −
VIE)KO1i8LN(b)ノ垂直同期信号VD。
第8図(e)の水平同期イ^号LIDが入力されれは縦
縞のグレイスケールを表示することになる。)。
縞のグレイスケールを表示することになる。)。
まず、信号処理部2では、信号源1よシ受けとった第8
図(a)〜第8図CC)のようなビデオ信号5−VID
EO%垂匣同期信号VD、水平同期信号HDから第8図
(C)のダート側りロック信号GC,第8図(d)のダ
ート側データ信号GO,第8図(幻のビデオ信号P −
VIDEOおよび第9図(&)のビデオ信号P −VI
DEO、コモン4ts @ Vcow 、 第9図(b
)のソース側データ信号SD、 ドライ1制御信号O
E、第9図(e)のようなソース側クロック信号8Cの
各信号を生成する。
図(a)〜第8図CC)のようなビデオ信号5−VID
EO%垂匣同期信号VD、水平同期信号HDから第8図
(C)のダート側りロック信号GC,第8図(d)のダ
ート側データ信号GO,第8図(幻のビデオ信号P −
VIDEOおよび第9図(&)のビデオ信号P −VI
DEO、コモン4ts @ Vcow 、 第9図(b
)のソース側データ信号SD、 ドライ1制御信号O
E、第9図(e)のようなソース側クロック信号8Cの
各信号を生成する。
こζで、第8図(i)のビデオ信号P−VIDEOは、
第8図Φ)のような信号処理部2内で発生される1フレ
一ム周期で変化する制御信号によシ極性反転されておシ
、その電圧レベルは、第9図(a)に示すようにVCと
いう電圧レベルをセンタとして反転された関係となって
いる。
第8図Φ)のような信号処理部2内で発生される1フレ
一ム周期で変化する制御信号によシ極性反転されておシ
、その電圧レベルは、第9図(a)に示すようにVCと
いう電圧レベルをセンタとして反転された関係となって
いる。
さらに、グレイスケールの各1段の振巾差はVILであ
るとする。また、ソース側データ信号SDとドライブ制
御信号OEは、第9図(b)に示すような同じ波形とな
っている。
るとする。また、ソース側データ信号SDとドライブ制
御信号OEは、第9図(b)に示すような同じ波形とな
っている。
次に、信号処理部2で発生されたこれらの信号において
、グー)illデータ信号CDはゲートライントライバ
4のSAPシフトレソスタのデータ入力端子】5に、ダ
ート側クロック信号GCは同じくS、/Pシフトレソス
タのシフトクロック入力端子16にそれぞれ加えられる
。
、グー)illデータ信号CDはゲートライントライバ
4のSAPシフトレソスタのデータ入力端子】5に、ダ
ート側クロック信号GCは同じくS、/Pシフトレソス
タのシフトクロック入力端子16にそれぞれ加えられる
。
とのdJi束、ダートラインドライツマ4の3ビツトS
/Pシフトレソスタは入力データをシフトクロックの立
上シで逐次データをシフトし、第1〜第3ピントのそれ
ぞnのノクラレルアウ)ffl力端子には第81ki(
e)〜第8図(g)に示すような信号が得られ、これら
の信号はそれぞれTPTアクティブマトリクス液晶パネ
ル5の第1〜第3行のそれぞれのゲートラインに力ロ見
られる。
/Pシフトレソスタは入力データをシフトクロックの立
上シで逐次データをシフトし、第1〜第3ピントのそれ
ぞnのノクラレルアウ)ffl力端子には第81ki(
e)〜第8図(g)に示すような信号が得られ、これら
の信号はそれぞれTPTアクティブマトリクス液晶パネ
ル5の第1〜第3行のそれぞれのゲートラインに力ロ見
られる。
一方、信号処理部2で発生されたソース側データ信号S
D、ソース側クロック信号SCはそれぞれ、ソースライ
ントライバ3内O8/Pシフトレソスタのデータ入力端
子11およびシフトクロック入力端子12にそれぞれ加
えられる。
D、ソース側クロック信号SCはそれぞれ、ソースライ
ントライバ3内O8/Pシフトレソスタのデータ入力端
子11およびシフトクロック入力端子12にそれぞれ加
えられる。
この結果、ソースライントライバ3内の4ビン) a/
Pンフトレソスタは、入力データを77トクロツクの立
ち上が9で逐次データをシフトし、第1〜第4ビツトの
それぞれのパラレルアウト出力端子には、第9図(d)
〜第9図(g)に示すような信号が得られ、これらの信
号はそれぞれソースライントライバ3内の4ピツ)Fy
’I(回路の第1〜第4ビツトのそれぞれのサンプルパ
ルスとして加、tらnる。
Pンフトレソスタは、入力データを77トクロツクの立
ち上が9で逐次データをシフトし、第1〜第4ビツトの
それぞれのパラレルアウト出力端子には、第9図(d)
〜第9図(g)に示すような信号が得られ、これらの信
号はそれぞれソースライントライバ3内の4ピツ)Fy
’I(回路の第1〜第4ビツトのそれぞれのサンプルパ
ルスとして加、tらnる。
さらに、このS/H回路では、この信号入力端子13に
は、第9図(a)のようなビデオ信号P−VIDEOが
〃l見られておシ、このビデオ信号を前記サンプルパル
スによシサンプリングし、ホールドするため、ビデオ信
号P −VIDEOが正極性時、第1ビツトではVc
+ Va 、第2ビツトではV2+2゜va %第3
ビットではVc+3.Va、第4ビツトではvc+4.
vaのそれぞれの電位が保持される。
は、第9図(a)のようなビデオ信号P−VIDEOが
〃l見られておシ、このビデオ信号を前記サンプルパル
スによシサンプリングし、ホールドするため、ビデオ信
号P −VIDEOが正極性時、第1ビツトではVc
+ Va 、第2ビツトではV2+2゜va %第3
ビットではVc+3.Va、第4ビツトではvc+4.
vaのそれぞれの電位が保持される。
また、ビデオ信号P−VIDEOが負極性時は、第1ビ
ツトではVc−Va、第2ビツトではVc−2,va。
ツトではVc−Va、第2ビツトではVc−2,va。
第3ビツトではVc−3,Va、@4ビットではV(!
−4゜va のそれぞれの電位が保持され、シ五回路の
アウトプットイネーブル入力端子14に入力されている
第9図(b)に示すドライブ制御信号OEにょ力、この
信号がハイレベル、すなわち、水平ブランキング期間時
に前記18分(4ビット分)のデータがホールドされた
それぞれの電位を、TPTアクティブマトリクス液晶ツ
クネル5の第1〜第4列のそれぞれのソースラインをド
ライブする。
−4゜va のそれぞれの電位が保持され、シ五回路の
アウトプットイネーブル入力端子14に入力されている
第9図(b)に示すドライブ制御信号OEにょ力、この
信号がハイレベル、すなわち、水平ブランキング期間時
に前記18分(4ビット分)のデータがホールドされた
それぞれの電位を、TPTアクティブマトリクス液晶ツ
クネル5の第1〜第4列のそれぞれのソースラインをド
ライブする。
また、信号処理部2で発生されるコモン信号VCOM
は、第9図(a)に示す電位がVc の直流電圧で
=bp、このコモン信号VCOM はTPTアクティ
ブマトリクス液晶パネル5のコモン信号入力端子17に
加えられている。
は、第9図(a)に示す電位がVc の直流電圧で
=bp、このコモン信号VCOM はTPTアクティ
ブマトリクス液晶パネル5のコモン信号入力端子17に
加えられている。
以上の過程によ、D、TPTアクティブマトリクス液晶
パネル5内では、その各f−1ラインには第8図(e)
〜第8図0)のような信号がそれぞれ刀■えらnている
ため、こnらの4i号がハイレベルのとき、そのダート
ラインに接続されているTPT5はすべてオンとなる。
パネル5内では、その各f−1ラインには第8図(e)
〜第8図0)のような信号がそれぞれ刀■えらnている
ため、こnらの4i号がハイレベルのとき、そのダート
ラインに接続されているTPT5はすべてオンとなる。
また、オンとなるダートラインがIH周期で順次、次の
ダートラインへ移行していることになる。
ダートラインへ移行していることになる。
一方、ソースラインには18分のビデオ信号P−VID
EOがそれぞれの画素に相当した各ソースラインにビデ
オ信号P−VIDEOに応じた電位が供給さ扛ているた
め、TPT5の中でオンとなっているTPTのドレイン
に接続されている蓄積キャパシタ7は上記香ソースライ
ンの電位レベルに応じた電圧レベルまで充電され、次に
このダートラインがオンとなるまで前記各′電圧レベル
を1フレ一ム間保持する。
EOがそれぞれの画素に相当した各ソースラインにビデ
オ信号P−VIDEOに応じた電位が供給さ扛ているた
め、TPT5の中でオンとなっているTPTのドレイン
に接続されている蓄積キャパシタ7は上記香ソースライ
ンの電位レベルに応じた電圧レベルまで充電され、次に
このダートラインがオンとなるまで前記各′電圧レベル
を1フレ一ム間保持する。
この結果、TPTアクティブマトリクス液晶・七ネル5
の各l?i11素の液晶9には、これを挾んでいる画素
電極8、コモン電極10を通じて次の第1衣に示したよ
うな電圧が加えられることになる。
の各l?i11素の液晶9には、これを挾んでいる画素
電極8、コモン電極10を通じて次の第1衣に示したよ
うな電圧が加えられることになる。
さらに、液晶9はその両端に加えられている電位差に応
じて透過光あるいは反射光を遮光し、また、液晶9はそ
の極性にかかわらずその両端に加えられる電位差の絶対
値が等しければ、透過、反射光量に関しては同じ特性を
示すため、TPTアクティブマトリクス液晶/ぐネル5
には縦縞のグレイスケールが表示されることになる。
じて透過光あるいは反射光を遮光し、また、液晶9はそ
の極性にかかわらずその両端に加えられる電位差の絶対
値が等しければ、透過、反射光量に関しては同じ特性を
示すため、TPTアクティブマトリクス液晶/ぐネル5
には縦縞のグレイスケールが表示されることになる。
ここで、上記のように1フレ一ム周期で液晶9に加える
信号の極性を反転している理由は、液晶に同極性の信号
を加え続けると、液晶が電気分解を起こし、転移温度の
変化やしきい値特性の変化を招き、表示特性に島影11
を与えるためである。
信号の極性を反転している理由は、液晶に同極性の信号
を加え続けると、液晶が電気分解を起こし、転移温度の
変化やしきい値特性の変化を招き、表示特性に島影11
を与えるためである。
また、この現象は不可逆的であるため、一度液晶が電気
分解を起する。半永久的に元の特性を示すような状態に
戻らないため、上記のような駆動をすることが液晶の寿
命を延dす効果となって現われている。
分解を起する。半永久的に元の特性を示すような状態に
戻らないため、上記のような駆動をすることが液晶の寿
命を延dす効果となって現われている。
最後に、輝度調整方式について説明する。液晶ディスプ
レイにおいては、各画素の輝度(透過光量あるいは反射
光量)はその両端に加わる電圧に応じて変化するため、
コントラス)’ii変えずに輝度のみを陶製するには、
コモン電圧に対し相灼的に画X電圧KDC分が加算され
るようにすれはよい。
レイにおいては、各画素の輝度(透過光量あるいは反射
光量)はその両端に加わる電圧に応じて変化するため、
コントラス)’ii変えずに輝度のみを陶製するには、
コモン電圧に対し相灼的に画X電圧KDC分が加算され
るようにすれはよい。
このために、従来の方式では、第919(a>Qような
ビデを信号P、−VIDli::Oの輝度−整を行う場
合、纂10図に示すように、ビデオ信号P−’VIDf
fOの極性に応じ、輝度a!l整に応じた量のv!1
をコモン電圧VCに対し五鉢または減算するようなビ
デオ信号P −VIDEOを供船することにより行って
いた。
ビデを信号P、−VIDli::Oの輝度−整を行う場
合、纂10図に示すように、ビデオ信号P−’VIDf
fOの極性に応じ、輝度a!l整に応じた量のv!1
をコモン電圧VCに対し五鉢または減算するようなビ
デオ信号P −VIDEOを供船することにより行って
いた。
このki東、前記の動作説明と向様な過程にょシ、液晶
90両端には次の第2表に示すような電圧が加えられる
こととなル、第1表と比較して相対的にVn がvI
J算されたことになシ、この′kを調整することにより
輝度−釜が行える。
90両端には次の第2表に示すような電圧が加えられる
こととなル、第1表と比較して相対的にVn がvI
J算されたことになシ、この′kを調整することにより
輝度−釜が行える。
1N開昭63−261229(5)
〔発明が解決しようとする問題点〕
従来のアクティブマトリクス液晶ディスプレイ用輝度調
整方式は以上のようになってbるので、信号処理部内の
ビデオ信号P−VIDEOTh生成するための信号処理
回路2およびソースライントライバ3に広いダイナミッ
クレンジが安来され、この結果、高速で動作しているビ
デオ信号処理回路の電源電圧が高くな夛、消費電力が大
きくなる。
整方式は以上のようになってbるので、信号処理部内の
ビデオ信号P−VIDEOTh生成するための信号処理
回路2およびソースライントライバ3に広いダイナミッ
クレンジが安来され、この結果、高速で動作しているビ
デオ信号処理回路の電源電圧が高くな夛、消費電力が大
きくなる。
マタ、ソースライントライバ3の電源電圧の絶対最大足
格の制限より5液晶材料やTF’T特性によっては、充
分な輝度調整を行うためのダイナミックレンツを確保で
きないなどの問題があった。
格の制限より5液晶材料やTF’T特性によっては、充
分な輝度調整を行うためのダイナミックレンツを確保で
きないなどの問題があった。
この発明は、かかる問題点全解決するためになされたも
ので、ビデオ信号処理回路の消費電力を少なくすること
ができるとともに、輝度調整を行うに際し、充分なダイ
ナミックレンツを保障するアクティブマトリクス液晶デ
イスプ【/イ用輝度脚整方式全得ること全目的とする。
ので、ビデオ信号処理回路の消費電力を少なくすること
ができるとともに、輝度調整を行うに際し、充分なダイ
ナミックレンツを保障するアクティブマトリクス液晶デ
イスプ【/イ用輝度脚整方式全得ること全目的とする。
この発明に係るアクティブマトリクス液晶ディスプレイ
用輝度調整方式は、ビデオ信号の極性反転を行う基準電
位を一方の極性のビデオ信号の黒レベルと白レベルの中
間に固定し、アクティブマトリクス液晶パネルのコモン
電1ik’を各行のコモンラインごとに分割し、各コモ
ンラインにビデオ信号の極性と輝度調整−に応じた信+
3を供給するコモンラインドライバを接続したものでめ
る。
用輝度調整方式は、ビデオ信号の極性反転を行う基準電
位を一方の極性のビデオ信号の黒レベルと白レベルの中
間に固定し、アクティブマトリクス液晶パネルのコモン
電1ik’を各行のコモンラインごとに分割し、各コモ
ンラインにビデオ信号の極性と輝度調整−に応じた信+
3を供給するコモンラインドライバを接続したものでめ
る。
この発明においては、ビデオ信号の柾性反転を行う基準
電位を一方の極性のビデ万信号の黒レベルと白レベルの
中間に固定することで、匿号処理回路およびソースライ
ンドライ/ぐに必賛なダイナミックレンジを縮、JlL
、’&コモンラインにビデオ信号の極性に応じた信号を
供糺・し、この信号の電圧レベルを可変にすることによ
シ輝度調監をbう。
電位を一方の極性のビデ万信号の黒レベルと白レベルの
中間に固定することで、匿号処理回路およびソースライ
ンドライ/ぐに必賛なダイナミックレンジを縮、JlL
、’&コモンラインにビデオ信号の極性に応じた信号を
供糺・し、この信号の電圧レベルを可変にすることによ
シ輝度調監をbう。
以下、この発明のアクティブマトリクス液晶ディスプレ
イ用輝度調整方式の実施例を図について説明する。第1
図はその一実施例の概略構成を示すブロック−である。
イ用輝度調整方式の実施例を図について説明する。第1
図はその一実施例の概略構成を示すブロック−である。
この第1図にνいて、信号処理部18は、信号源1よシ
ビデオ信号5−VIDEO1水平同期信号HD、垂面同
期信号VDを受は取り、コモンラインドライバ19にコ
モン側データ信号CD、コモン側クロック信号CC’に
それぞれ生成して供給し、コモンラインドライバ19は
TPTアクティブマトリクス液晶パネル20のコモンラ
インに接続されている点を除けは、概略構成は従来例と
同様である。
ビデオ信号5−VIDEO1水平同期信号HD、垂面同
期信号VDを受は取り、コモンラインドライバ19にコ
モン側データ信号CD、コモン側クロック信号CC’に
それぞれ生成して供給し、コモンラインドライバ19は
TPTアクティブマトリクス液晶パネル20のコモンラ
インに接続されている点を除けは、概略構成は従来例と
同様である。
また、第2図はソースライントライバ3、ダートライン
トライバ4、コモンラインドライバ19、TPTアクテ
ィブマトリクス液晶/ぐネル20の詳細図でらる。図面
の簡略化のため、TPTアクティグマトリクス液晶パネ
ル20の画素構成は、従来例と同様3行4列を仮定して
いる。
トライバ4、コモンラインドライバ19、TPTアクテ
ィブマトリクス液晶/ぐネル20の詳細図でらる。図面
の簡略化のため、TPTアクティグマトリクス液晶パネ
ル20の画素構成は、従来例と同様3行4列を仮定して
いる。
第2図において、各画素のコモン電極10は各行におい
て共通に接続され、3行のコモンラインを構成し、各コ
モンラインは、コモンラインドライバ19の3ビツトφ
シフトレソスタの3ピツトのパラレルアクト端子にそれ
ぞれ接続されている。
て共通に接続され、3行のコモンラインを構成し、各コ
モンラインは、コモンラインドライバ19の3ビツトφ
シフトレソスタの3ピツトのパラレルアクト端子にそれ
ぞれ接続されている。
さらに、このS/Pシフトレジスタの7リアルデータ入
力端子は端子21に、シフト用クロック入力端子は端子
22にそれぞれ引き出されており。
力端子は端子21に、シフト用クロック入力端子は端子
22にそれぞれ引き出されており。
信号処理部18からのコモン側データ信号CDが端子2
1に供給され、コモン側クロック信号CCが端子22に
それぞれ供給されている。
1に供給され、コモン側クロック信号CCが端子22に
それぞれ供給されている。
なお、コモンラインドライバ19のS/Pシフトレゾス
タの電源端子には、可変定電圧電源23が接続されてい
る。
タの電源端子には、可変定電圧電源23が接続されてい
る。
以上のコモン電極に関する構成部分以外は従来例と同様
の構成となっている。
の構成となっている。
次に、この発明の動作について説明する。いま、信号源
1からのビデオ信号5−VIDEO,m直同期信号VD
、水平同期信号HDがそれぞれ第3図(a)〜第3図(
C)のような波形およびタイムチャートのとき、ノンイ
ンタレース走査でTPTアクティブマトリクス液晶パネ
ル20に縦縞のグレイスケールを表示する過程を説明す
る。
1からのビデオ信号5−VIDEO,m直同期信号VD
、水平同期信号HDがそれぞれ第3図(a)〜第3図(
C)のような波形およびタイムチャートのとき、ノンイ
ンタレース走査でTPTアクティブマトリクス液晶パネ
ル20に縦縞のグレイスケールを表示する過程を説明す
る。
まず、信号処理部18では、信号源1より第3図(&)
〜a! 3図(c)O!うなビデオ信号5−VIDE
O1垂直同期信号VD、水平同期信号HDの各信号を受
は取シ、第3図(C)のダート側クロック信号GC、コ
モン側りロック信号CC,第3図(d)のr−)側デー
タ信号GD、第3図(i)のコモン側データ信号CD、
第3図(財)のビデオ信号P −VIDEOの各信号を
生成する。
〜a! 3図(c)O!うなビデオ信号5−VIDE
O1垂直同期信号VD、水平同期信号HDの各信号を受
は取シ、第3図(C)のダート側クロック信号GC、コ
モン側りロック信号CC,第3図(d)のr−)側デー
タ信号GD、第3図(i)のコモン側データ信号CD、
第3図(財)のビデオ信号P −VIDEOの各信号を
生成する。
ここで、第3図(ハ)に示すビデオ信号P−VIDEO
は第3図(6)のような信号処理部18内で発生される
1フレ一ム周期で変化する制御信号によル極性が反転さ
れておシ、その電圧レベルは第4図に示すように、ビデ
オ信号の黒レベルと白レベルの中間(Vac+2.Va
) fc基準として反転された関係となっている。
は第3図(6)のような信号処理部18内で発生される
1フレ一ム周期で変化する制御信号によル極性が反転さ
れておシ、その電圧レベルは第4図に示すように、ビデ
オ信号の黒レベルと白レベルの中間(Vac+2.Va
) fc基準として反転された関係となっている。
グレイスケールの各1段の振巾差は従来例と同様va
とする。また、ダート側クロック信号GCとコモン側
クロック信号CCは第3図(e)に示すような同じ波形
とする。
とする。また、ダート側クロック信号GCとコモン側
クロック信号CCは第3図(e)に示すような同じ波形
とする。
ダートライントライバ4の動作は従来例と同様でアシ、
ダートドライバ403ピツトS/Pシフトレソスタの第
1〜第3ピツトのそれぞれのノ9ラレルアクト出力端子
は第3図(e)〜第3図(2)に示すような波形となっ
ている。
ダートドライバ403ピツトS/Pシフトレソスタの第
1〜第3ピツトのそれぞれのノ9ラレルアクト出力端子
は第3図(e)〜第3図(2)に示すような波形となっ
ている。
一方、信号処理部18で発生されたコモン側データ信号
CD、コモン側クロック信号CCはそれぞれコモンライ
ンドライバ190a/Pン7トレソスタのデータ入力端
子21およびシフトクロック入力端子22にそれぞれ加
えられる。
CD、コモン側クロック信号CCはそれぞれコモンライ
ンドライバ190a/Pン7トレソスタのデータ入力端
子21およびシフトクロック入力端子22にそれぞれ加
えられる。
この結果、コモンラインドライバ1903ビツトシ?シ
フトレノスタは入力データをシフトクロックの立ち上が
9で逐次データをシフトし、第1〜第3ピツトのそれぞ
れのパラレルアクト出力端子には、第3図U)〜第3図
(1)に示すような各波形が得られ、これらの信号はそ
れぞれTPTアクティブマトリクス液晶パネル20の!
1〜第3行のそれぞれの」モンラインに加えられる。
フトレノスタは入力データをシフトクロックの立ち上が
9で逐次データをシフトし、第1〜第3ピツトのそれぞ
れのパラレルアクト出力端子には、第3図U)〜第3図
(1)に示すような各波形が得られ、これらの信号はそ
れぞれTPTアクティブマトリクス液晶パネル20の!
1〜第3行のそれぞれの」モンラインに加えられる。
また、ソースライントライバ3の動作は従来例と同様で
あるが、ソースライントライノぐ3の信号入力端子13
に加えられているビデオ信号P−V I DEOの信号
レベルが異なるため、各ソースラインに加えられる電位
はそれぞれビデオ信号P−VIDEOが正極性時、第1
列のソースラインはvac+Va 、第2列のソースラ
インはva c + 2− va m第3列のソースラ
インはVac+3.Va 、第4列のソースラインはV
ac+4.Vaとなシ、さらにビデオ信号P −VID
EOが負極性時、第1列のソースラインはVac+4.
Vaとなシ、さらに、ビデオ信号P−VIDEOが負極
性時、第1列のソースラインはVae+3.ya、第2
列のソースラインはvac + 2−Va s 第3列
のソースラインはVac+y@、第4列のソースライン
はVaCとなる。
あるが、ソースライントライノぐ3の信号入力端子13
に加えられているビデオ信号P−V I DEOの信号
レベルが異なるため、各ソースラインに加えられる電位
はそれぞれビデオ信号P−VIDEOが正極性時、第1
列のソースラインはvac+Va 、第2列のソースラ
インはva c + 2− va m第3列のソースラ
インはVac+3.Va 、第4列のソースラインはV
ac+4.Vaとなシ、さらにビデオ信号P −VID
EOが負極性時、第1列のソースラインはVac+4.
Vaとなシ、さらに、ビデオ信号P−VIDEOが負極
性時、第1列のソースラインはVae+3.ya、第2
列のソースラインはvac + 2−Va s 第3列
のソースラインはVac+y@、第4列のソースライン
はVaCとなる。
ここで、輝度調整方法について説明する。いま、コモン
ラインドライバ19の電圧レベルに関し、その基準レベ
ルが第5図(a)に示すように、ローレベルがvac
bハイレベルがyac +4 、Va トfる。
ラインドライバ19の電圧レベルに関し、その基準レベ
ルが第5図(a)に示すように、ローレベルがvac
bハイレベルがyac +4 、Va トfる。
このとき、ある1本のダートラインが選択され(そのラ
インのTPTがオンとなシ)、上記各ソースラインから
の信号を各画素の蓄積キャパシタ7に充電するときのビ
デオ信号P −VIDEOの極性に応じ、このダートラ
インに対応したコモンラインの電位がVIL(! 6る
いはVac +4 、Vaとなる。
インのTPTがオンとなシ)、上記各ソースラインから
の信号を各画素の蓄積キャパシタ7に充電するときのビ
デオ信号P −VIDEOの極性に応じ、このダートラ
インに対応したコモンラインの電位がVIL(! 6る
いはVac +4 、Vaとなる。
さらに、このラインの画素電極電位とコモン電極電位は
、互いに次にこのラインが選択されるまで1フレ一ム間
変化しないため、各画素の液晶の両端に加わる電位差(
画素電圧−コモン電圧)は次の第3表のような値となる
。
、互いに次にこのラインが選択されるまで1フレ一ム間
変化しないため、各画素の液晶の両端に加わる電位差(
画素電圧−コモン電圧)は次の第3表のような値となる
。
この結果、従来例の場合の第1表の値と比較して、実際
に各画素の液晶の両端に加わる電圧(画素電圧−コモン
電圧)が等しくなシ、縦縞のダレイスケール′Jk表示
することになる。
に各画素の液晶の両端に加わる電圧(画素電圧−コモン
電圧)が等しくなシ、縦縞のダレイスケール′Jk表示
することになる。
一方、輝度を上げる場合、従来例のようにビデオ信号P
−VIDEOに対し伺ら信号処理を施すことなく、そ
の輝反−整証に応じてコモンラインドライバ19の電圧
レベルを第5図(b3に示すように、m5図(a)のV
ac+4.V& hるいはvacの各レベルをVB
分だけ加算あるいは減算したレベルとすることによ#)
実現できる。
−VIDEOに対し伺ら信号処理を施すことなく、そ
の輝反−整証に応じてコモンラインドライバ19の電圧
レベルを第5図(b3に示すように、m5図(a)のV
ac+4.V& hるいはvacの各レベルをVB
分だけ加算あるいは減算したレベルとすることによ#)
実現できる。
この鮎呆、各画素の液晶の両端に加わる電位差(画素延
圧−コモン電圧)は上記と同様の過程によ9次の第4茨
のような値となシ、従来例の場合の第2衣の値と比較し
て、同様の結果を得ることによ′り、このVn のkを
調整することによシ輝肛脚整r行えることになる。
圧−コモン電圧)は上記と同様の過程によ9次の第4茨
のような値となシ、従来例の場合の第2衣の値と比較し
て、同様の結果を得ることによ′り、このVn のkを
調整することによシ輝肛脚整r行えることになる。
さらに、このコモンドライバ19の計シフトレソスタの
各パラレルアクト端子の電圧レベルの調整を行うに際し
、通常、このコモンラインドライバ19は、その出力電
圧の関係上CMOS ICによシ構成するため、上記出
力電圧を可変にするには、コモンラインドライバ19に
電圧を供給している電圧源23を可変定電圧源とするこ
とによシ、容易に実現できる。
各パラレルアクト端子の電圧レベルの調整を行うに際し
、通常、このコモンラインドライバ19は、その出力電
圧の関係上CMOS ICによシ構成するため、上記出
力電圧を可変にするには、コモンラインドライバ19に
電圧を供給している電圧源23を可変定電圧源とするこ
とによシ、容易に実現できる。
なお、上記実施例ではコモンラインドライバ19にS/
Pシフトレジスタを用いたものを示したが、各コモンラ
インの信号を各ダートラインの逃択信号によシ、極性制
御信号をラッチして供給するように#成したラッチ回路
などを用いてもよく、各コモンラインに供給される信号
が上記笑箆例の作用と同じであれば、上記実施例と同様
の効果を奏する。
Pシフトレジスタを用いたものを示したが、各コモンラ
インの信号を各ダートラインの逃択信号によシ、極性制
御信号をラッチして供給するように#成したラッチ回路
などを用いてもよく、各コモンラインに供給される信号
が上記笑箆例の作用と同じであれば、上記実施例と同様
の効果を奏する。
この発明は以上説明したとおシ、ビデオ信号の極性反転
を行う基準電位を一方の極性のビデオ信号の黒レベルと
白レベルの中間にfkき、輝度調整の際もビデオ信号の
直流レベルが変化しないようにしたので、信号処理部内
の高速で動作している信号処理回路のダイナミックレン
ジが大中に節約できるに伴い、その電源電圧も大中に低
減できる。
を行う基準電位を一方の極性のビデオ信号の黒レベルと
白レベルの中間にfkき、輝度調整の際もビデオ信号の
直流レベルが変化しないようにしたので、信号処理部内
の高速で動作している信号処理回路のダイナミックレン
ジが大中に節約できるに伴い、その電源電圧も大中に低
減できる。
また、コモンラインドライバ増設に伴う消費電力の増加
は0MO8構成でしかも低迷動作のため、非常に71%
さいので、総合的に消鍛電力を低減できることになる。
は0MO8構成でしかも低迷動作のため、非常に71%
さいので、総合的に消鍛電力を低減できることになる。
さらに、ソースライントライバの電源電圧の絶対最大定
格の制限による、輝度調整を行う際のダイナミックレン
ジの不足の問題も解決できる。
格の制限による、輝度調整を行う際のダイナミックレン
ジの不足の問題も解決できる。
加えて、輝度調整を行う除のコモンラ・イントライバの
出力電圧レベルの―釡を、電源電圧を決整することによ
シ行えるため、L流制御が行えることになp1従米のビ
デオ信号を面接処理する際の輝度調整を行うための′p
#tJti振がリュームまでのビデオ信号の引出しによ
るノイズ混入にa息を払う必要がなくなる等々の効果か
める。
出力電圧レベルの―釡を、電源電圧を決整することによ
シ行えるため、L流制御が行えることになp1従米のビ
デオ信号を面接処理する際の輝度調整を行うための′p
#tJti振がリュームまでのビデオ信号の引出しによ
るノイズ混入にa息を払う必要がなくなる等々の効果か
める。
第1図はこの発明のアクティブマトリクス液晶ディスプ
レイ用輝度調整方式の概略構成を示すブロック図、第2
図は同上実施例におけるソースライントライバ、r−)
ライントライバ、コモンラインドライバ、TPTアクテ
ィブマトリクス液晶・4ネルの部分の詳細図、第3図は
同上実施例の各部の信号波形およびタイムチャート、M
4Uは同上実施例に適用されるビデオ信号の電圧レベル
を示す図、第5図は同上実施例におけるコモンラインに
加えられる信号の電圧レベルを示す図、第6図は従来の
アクティブマトリクス液晶ディスプレイ用輝度調整方式
の概略構成を示すブロック図、第7図は従来のアクティ
ブマトリクス液晶ディスプレイ用輝度調整方式のソース
ライントライバ、ダートライントライバ、TPTアクテ
ィツマトリクス液晶パネルの部分の詳利図、第8図およ
び第9図はそれぞれ従来のアクティブマトリクス液晶デ
ィスプレイ用輝度調整方式の各部のタイムナヤ−)、f
f1tO図れ従来のアクティブマトリクス液晶ディスプ
レイ用輝度v!4整方式の輝度調螢と行う場合の電圧レ
ベルを示す図である。 1・・・信号源、3・・・ソースライントライバ、4・
・・f−)ライントライバ、6・・・TFT、7・・・
蓄積キヤ・ぐシタ、8・・・画素電極、9・・・液晶、
10・・・コモン電極、18・・・信号処理部、19・
・・コモンラインドライバ、20・・・TPTアクティ
ブマトリクス液晶パネル、23・・・可変定電圧源。 なお、心中同一符号は同一または相当部分を示す。
レイ用輝度調整方式の概略構成を示すブロック図、第2
図は同上実施例におけるソースライントライバ、r−)
ライントライバ、コモンラインドライバ、TPTアクテ
ィブマトリクス液晶・4ネルの部分の詳細図、第3図は
同上実施例の各部の信号波形およびタイムチャート、M
4Uは同上実施例に適用されるビデオ信号の電圧レベル
を示す図、第5図は同上実施例におけるコモンラインに
加えられる信号の電圧レベルを示す図、第6図は従来の
アクティブマトリクス液晶ディスプレイ用輝度調整方式
の概略構成を示すブロック図、第7図は従来のアクティ
ブマトリクス液晶ディスプレイ用輝度調整方式のソース
ライントライバ、ダートライントライバ、TPTアクテ
ィツマトリクス液晶パネルの部分の詳利図、第8図およ
び第9図はそれぞれ従来のアクティブマトリクス液晶デ
ィスプレイ用輝度調整方式の各部のタイムナヤ−)、f
f1tO図れ従来のアクティブマトリクス液晶ディスプ
レイ用輝度v!4整方式の輝度調螢と行う場合の電圧レ
ベルを示す図である。 1・・・信号源、3・・・ソースライントライバ、4・
・・f−)ライントライバ、6・・・TFT、7・・・
蓄積キヤ・ぐシタ、8・・・画素電極、9・・・液晶、
10・・・コモン電極、18・・・信号処理部、19・
・・コモンラインドライバ、20・・・TPTアクティ
ブマトリクス液晶パネル、23・・・可変定電圧源。 なお、心中同一符号は同一または相当部分を示す。
Claims (1)
- アクティブマトリクス液晶ディスプレイの輝度調整の際
のビデオ信号処理において、ビデオ信号の極性を反転す
る際の基準電位をビデオ信号の一方の極性の白レベルと
黒レベルの中間に固定し、アクティブマトリクス液晶パ
ネルのコモン電極を各行のラインごとに共通に接続して
引き出し、各コモンラインに対応するゲートラインが選
択されるときにソース側から供給されるビデオ信号の極
性および輝度調整量に応じた信号を各行の各コモンライ
ンに加え、この信号が次にそのコモンラインが選択され
るまで同じ電位を保持し、この信号の電圧レベルを輝度
調整量に応じて可変できるようなコモンラインドライバ
を接続したことを特徴とするアクティブマトリクス液晶
ディスプレイ用輝度調整方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9581087A JPS63261229A (ja) | 1987-04-17 | 1987-04-17 | アクテイブマトリクス液晶デイスプレイ用輝度調整方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9581087A JPS63261229A (ja) | 1987-04-17 | 1987-04-17 | アクテイブマトリクス液晶デイスプレイ用輝度調整方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63261229A true JPS63261229A (ja) | 1988-10-27 |
Family
ID=14147782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9581087A Pending JPS63261229A (ja) | 1987-04-17 | 1987-04-17 | アクテイブマトリクス液晶デイスプレイ用輝度調整方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63261229A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04355790A (ja) * | 1991-05-15 | 1992-12-09 | Internatl Business Mach Corp <Ibm> | 液晶表示装置並びにその駆動方法及び駆動装置 |
US5648799A (en) * | 1992-12-02 | 1997-07-15 | Elonex I.P. Holdings, Ltd. | Low-power-consumption monitor standby system |
US5821924A (en) * | 1992-09-04 | 1998-10-13 | Elonex I.P. Holdings, Ltd. | Computer peripherals low-power-consumption standby system |
KR100509986B1 (ko) * | 2001-09-25 | 2005-08-25 | 샤프 가부시키가이샤 | 화상표시장치 및 표시구동방법 |
JP2007058235A (ja) * | 1996-03-26 | 2007-03-08 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置の駆動方法 |
-
1987
- 1987-04-17 JP JP9581087A patent/JPS63261229A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04355790A (ja) * | 1991-05-15 | 1992-12-09 | Internatl Business Mach Corp <Ibm> | 液晶表示装置並びにその駆動方法及び駆動装置 |
US5821924A (en) * | 1992-09-04 | 1998-10-13 | Elonex I.P. Holdings, Ltd. | Computer peripherals low-power-consumption standby system |
US5648799A (en) * | 1992-12-02 | 1997-07-15 | Elonex I.P. Holdings, Ltd. | Low-power-consumption monitor standby system |
US5880719A (en) * | 1992-12-02 | 1999-03-09 | Eloney I.P. Holdings L.T.D. | Low-power-consumption monitor standby system |
JP2007058235A (ja) * | 1996-03-26 | 2007-03-08 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置の駆動方法 |
KR100509986B1 (ko) * | 2001-09-25 | 2005-08-25 | 샤프 가부시키가이샤 | 화상표시장치 및 표시구동방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011215637A (ja) | 液晶表示装置 | |
CN100426057C (zh) | 液晶显示装置及其驱动方法 | |
US8358292B2 (en) | Display device, its drive circuit, and drive method | |
CN101458905B (zh) | 液晶显示器及其驱动方法 | |
CN101872585B (zh) | 显示装置 | |
US7221344B2 (en) | Liquid crystal display device and driving control method thereof | |
KR100349429B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
US6320562B1 (en) | Liquid crystal display device | |
JPS6334593A (ja) | 多階調表示方法 | |
JP2000035559A (ja) | 液晶表示装置およびその駆動方法 | |
CN101231808A (zh) | 显示装置 | |
US7499063B2 (en) | Liquid crystal display | |
CN101281716B (zh) | 显示装置 | |
JPS63261229A (ja) | アクテイブマトリクス液晶デイスプレイ用輝度調整方式 | |
US20100207919A1 (en) | Display device, and its drive circuit and drive method | |
CN212276723U (zh) | 一种显示屏结构 | |
US11438557B2 (en) | Projector system and camera | |
JP2000250491A (ja) | 液晶表示装置 | |
JP2023010154A (ja) | 表示装置及びデータドライバ | |
JPH02184891A (ja) | 液晶表示装置 | |
CN112885309A (zh) | 一种像素充电方法、装置、显示设备及存储介质 | |
JP3253331B2 (ja) | 画像表示装置 | |
JPS63261299A (ja) | アクテイブマトリクス液晶デイスプレイ用交流駆動方式 | |
JP3233562B2 (ja) | 液晶パネルの駆動方法 | |
JP3066221B2 (ja) | 単純マトリックス駆動型液晶表示装置 |