JPS63257843A - デバツグモニタ装置 - Google Patents

デバツグモニタ装置

Info

Publication number
JPS63257843A
JPS63257843A JP62093502A JP9350287A JPS63257843A JP S63257843 A JPS63257843 A JP S63257843A JP 62093502 A JP62093502 A JP 62093502A JP 9350287 A JP9350287 A JP 9350287A JP S63257843 A JPS63257843 A JP S63257843A
Authority
JP
Japan
Prior art keywords
memory
operation range
debug monitor
range
rewrite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62093502A
Other languages
English (en)
Inventor
Masahiko Yamawaki
山脇 雅彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62093502A priority Critical patent/JPS63257843A/ja
Publication of JPS63257843A publication Critical patent/JPS63257843A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ この発明は、マイクロプロセッサを用いたディジタルシ
ステムの保守のために用いられるデバッグモニタ装置に
関し、特にマイクロプロセッサの実行制御、システムメ
モリの表示書換等を行なうためのデバッグモニタ装置に
関するものである。
[従来の技術] 第3図は従来のデバッグモニタ手段をもつ基本的なディ
ジタルシステムを示すブロック図であり。
図において、1はディジタルシステム、1aは同ディジ
タルシステム1におけるマイクロプロセッサ、1bはマ
イクロプロセッサ1aのためのプログラムやデータを記
憶するシステムメモリ、1cはシステムメモリ1bの記
憶内容を変更するためのデバッグモニタ手段であり、2
はデバッグモニタ手段1cの機能を選択するためのマン
マシンインタフェースを司るCRTである。
次に動作について説明する。従来、デバッグモニタ手段
1cは、メモリ内容表示、メモリ書換。
プログラムの実行制御、プログラムのロード等の機能メ
ニューをもち、オペレータによりCRT2を通じて各種
の機能が自由に選択され実行されるようになっている。
例えば、システムメモリ1b内のプログラムの書換(デ
バッグ)を行なう際には。
メモリ書換機能を選択して、所定のプログラムの必要な
部分が、CRT2を通じて書き換えられるのである。
[発明が解決しようとする問題点] 従来のデバッグモニタ手段1cは以上のようになってい
るので、メモリ書換の操作の過程で、システムメモリ1
bのすべての領域がアクセス可能であり、誤操作によっ
て意図した範囲以外の領域の記憶内容を書き換えてしま
う可能性があった。
この発明は上記のような問題点を解消するためになされ
たもので、記憶内容の書換操作時にその操作範囲を設定
できるようにして、誤操作による意図しない領域のメモ
リ書換を防止できるようにしたデバッグモニタ装置を得
ることを目的とする。
[問題点を解決するための手段] この発明に係るデバッグモニタ装置は、デバッグモニタ
手段に、メモリ操作範囲を設定するメモリ操作範囲設定
手段と、同メモリ操作範囲設定手段によって設定された
メモリ操作範囲以外でのメモリ書換を禁止するメモリ書
換禁止手段とを設けたものである。
[作   用] この発明におけるデバッグモニタ装置は、デバッグモニ
タ手段によりシステムメモリの記憶内容を変更する際に
、まず、上記デバッグモニタ手段におけるメモリ操作範
囲設定手段によりメモリ操作範囲を設定し、設定された
メモリ操作範囲以外でのメモリ書換をメモリ書換禁止手
段により禁止しながら、上記記憶内容の変更を行なう。
[発明の実施例] 以下、この発明の一実施例を図について説明する。第1
図において、従来と同様に、1はディジタルシステム、
1aは同ディジタルシステム1におけるマイクロプロセ
ッサ、1bはマイクロプロセッサ1aのためのプログラ
ムやデータを記憶するシステムメモリである。
また、1dはシステムメモリ1bの記憶内容を変更する
ためのデバッグモニタ手段であり、本実施例において、
このデバッグモニタ手段1dには、メモリ操作範囲をシ
ステムメモリ1bにおけるアドレスとして設定するメモ
リ操作範囲設定手段1eと、同メモリ操作範囲1eによ
って設定されたメモリ操作範囲以外でのメモリ書換を禁
止するメモリ書換禁止手段1fとが設けられている。
そして、2はデバッグモニタ手段1dの機能を選択する
ためのマンマシンインタフェースを司るCRTである。
上述のようなデバッグモニタ手段1dは、従来のメモリ
内容表示、プログラムの実行制御、プログラムのロード
等の機能のほか、メモリ操作範囲設定機能と、メモリ書
換禁止機能とも有する。そして、上記メモリ操作範囲設
定機能は階層化して構成されていて、上位MC前段)に
おけるメモリ操作範囲設定後に、システムメモリ1bの
記憶内容の変更にかかわるメモリ書換、メモリ移動ある
いはメモリ照合などの下位層(後段)の機能が処理実行
されるようになっている。
次に、第2図に基づいて本実施例の動作について説明す
る0例えば、オペレータがメモリ書換。
メモリ移動あるいはメモリ照合を行なう際には、第2図
に示すように、まず、CRT2を通じデバッグモニタ手
段1dにおけるメモリ操作範囲設定手段1eによって、
システムメモリlb内でのメモリ操作範囲をアドレスと
して設定する(ステップA1)、そして、システムメモ
リ1bの記憶内容の書換、移動、照合のいずれかのデマ
ンドを入力する(ステップA2)。
このとき、入力されたデマンドによる書換、移動、照合
のいずれかが、ステップA1で設定されたメモリ操作範
囲で内容を変更するものであるが否かが判定され(ステ
ップA3)、メモリ操作範囲以外の領域を変更するもの
であると判定されると、メモリ書換禁止手段1fにより
上記デマンドによる操作が禁止されるとともに、これを
検知したデバッグモニタ手段1dによりCRT2の画面
上等に警告メツセージが表示される。
一方、上記デマンドが、メモリ操作範囲で内容を変更す
るものと判定された場合には、引き続きこのデマンドに
よるメモリ書換、メモリ移動あるいはメモリ照合(ステ
ップA5.A6あるいはA7)が処理実行されることに
なる。
なお、システムメモリ1bの記憶内容を変更する以外の
機能、つまり、メモリ内容表示、プログラムの実行制御
、プログラムのロード等の機能については、従来通り、
システムメモリ1bのすべての領域で直接的にアクセス
可能とする。
また、メモリ操作範囲設定時に、その設定範囲を特定の
領域に格納しておき、メモリ操作終了後にメモリ照合機
能により変更箇所の確認を行なうようにすることも可能
である。
このように、本実施例によれば、システムメモIJ 1
 bにおける記憶内容を変更する際に、その操作範囲が
メモリ操作範囲設定手段により設定されるとともに、設
定された範囲以外での変更がメモリ書換禁止手段により
禁止されるので、誤操作による意図しない領域のメモリ
書換が防止され、システムメモリ1bの記憶内容が保護
されることになり、信頼性の高いシステム保守が可能と
なる。
[発明の効果] 以上のように、この発明によれば、メモリ操作範囲設定
手段によりメモリ操作範囲を設定するとともに、メモリ
書換禁止手段によりメモリ操作範囲以外での変更を禁止
するように構成したので、誤操作による意図しない領域
のメモリ書換が確実に防止され、システムメモリの記憶
内容が保護される二とになり、信頼性の高いシステム保
守が可能となる効果がある6
【図面の簡単な説明】
第1図はこの発明の一実施例によるデバッグモニタ装置
を示すブロック図、第2図は上記実施例の動作を説明す
るためのフローチャー1〜、第331Aは従来のデバッ
グモニタ手段をもつJミ本的なティジタルシステムを示
すブロック図である。 図において、1a・・・マイクロプロセッサ、lb−シ
ステムメモリ、1d−・・デバッグモニタ手段、1e−
・−メモリ操作範囲設定手段、1f−メモリ書換禁止手
段。 なお、図中、同一の符号は同一、又は相当部分を示して
いる。

Claims (1)

    【特許請求の範囲】
  1. マイクロプロセッサのためのプログラムやデータを記憶
    するシステムメモリをそなえるとともに、上記システム
    メモリの記憶内容を変更しうるデバッグモニタ手段をそ
    なえ、同デバッグモニタ手段に、メモリ操作範囲を設定
    するメモリ操作範囲設定手段と、同メモリ操作範囲設定
    手段によつて設定されたメモリ操作範囲以外でのメモリ
    書換を禁止するメモリ書換禁止手段とが設けられたこと
    を特徴とするデバッグモニタ装置。
JP62093502A 1987-04-15 1987-04-15 デバツグモニタ装置 Pending JPS63257843A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62093502A JPS63257843A (ja) 1987-04-15 1987-04-15 デバツグモニタ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62093502A JPS63257843A (ja) 1987-04-15 1987-04-15 デバツグモニタ装置

Publications (1)

Publication Number Publication Date
JPS63257843A true JPS63257843A (ja) 1988-10-25

Family

ID=14084122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62093502A Pending JPS63257843A (ja) 1987-04-15 1987-04-15 デバツグモニタ装置

Country Status (1)

Country Link
JP (1) JPS63257843A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009516879A (ja) * 2005-11-18 2009-04-23 クゥアルコム・インコーポレイテッド モービル・セキュリティ・システム及び方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009516879A (ja) * 2005-11-18 2009-04-23 クゥアルコム・インコーポレイテッド モービル・セキュリティ・システム及び方法
US8499171B2 (en) 2005-11-18 2013-07-30 Qualcomm Incorporated Mobile security system and method

Similar Documents

Publication Publication Date Title
US5319645A (en) Method for debugging and testing the correctness of programs
US6529985B1 (en) Selective interception of system calls
JP2526688B2 (ja) プログラマブルコントロ―ラおよびシ―ケンスプログラムの部分実行方法
US5953529A (en) Data processor with a debug device and a stack area control unit and corresponding data processing method
US7039831B2 (en) Common stack system for a debugging device and method
JPS63257843A (ja) デバツグモニタ装置
JPH05204582A (ja) 表示装置
JPH052417A (ja) デイジタル制御装置
JP2811906B2 (ja) 自動販売機のデータ異常通報制御装置
JP3661336B2 (ja) プログラマブルコントローラのローダ
JPH09114513A (ja) 数値制御システム
JPS59214907A (ja) プログラマブル・コントロ−ラ
JPS5856051A (ja) アクセス割込みによるアドレス・コンペア方式
JP2560545B2 (ja) インタフェース検査処理装置
JP2001067424A (ja) 業務処理装置
JPH03240831A (ja) 割り込み処理方式
JPH0497389A (ja) Crt表示装置の表示制御方法
JPH07152585A (ja) 優先順位制御モニタシステム
JPH0719120B2 (ja) プログラマブルコントローラ
JPH06350697A (ja) 電子交換ソフトウエアオーバーライト方法
JPS63310043A (ja) プログラムの不正アドレスアクセス検出方式
JPH08179991A (ja) プログラマブルコントローラ
JPH05134716A (ja) プログラマブルコントローラのプログラミング装置
JPH05250425A (ja) 角度寸法作成方法および装置
JPS63127305A (ja) プログラマブル・コントロ−ラ