JPS6325775Y2 - - Google Patents
Info
- Publication number
- JPS6325775Y2 JPS6325775Y2 JP9572581U JP9572581U JPS6325775Y2 JP S6325775 Y2 JPS6325775 Y2 JP S6325775Y2 JP 9572581 U JP9572581 U JP 9572581U JP 9572581 U JP9572581 U JP 9572581U JP S6325775 Y2 JPS6325775 Y2 JP S6325775Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- diode
- transistor
- potential
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【考案の詳細な説明】
この考案はクランプ回路に関し、特に応答が速
いクランプ回路を提供しようとするものである。[Detailed Description of the Invention] This invention relates to a clamp circuit, and is particularly intended to provide a clamp circuit with quick response.
一般にAD変換器の前段にはAD変換器の変換
動作範囲以上の入力電圧に対してはクランプ動作
するクランプ回路が設けられる。従来のクランプ
回路を第１図及び第２図に示す。第１図のクラン
プ回路は反転増幅器１の出力端子２と増幅器１の
反転入力端子の間に互に逆向に直列接続したツエ
ナーダイオード３，４を接続し、入力端子５に与
えた入力電圧Viにより出力電圧V0がツエナーダ
イオード３又は４のツエナー電圧を越えると、こ
れらツエナーダイオード３及び４が導通しクラン
プ状態となる。従つて入力電圧Viが正と負の或る
電圧を越えるとクランプ状態となる。 Generally, a clamp circuit is provided at the front stage of the AD converter, which clamps input voltages that are above the conversion operating range of the AD converter. Conventional clamp circuits are shown in FIGS. 1 and 2. The clamp circuit shown in FIG. 1 connects Zener diodes 3 and 4 connected in series in opposite directions between the output terminal 2 of an inverting amplifier 1 and the inverting input terminal of the amplifier 1, and applies an input voltage V i to an input terminal 5. When the output voltage V 0 exceeds the Zener voltage of the Zener diode 3 or 4, the Zener diodes 3 and 4 become conductive and enter a clamped state. Therefore, when the input voltage V i exceeds certain positive and negative voltages, a clamp state occurs.
この回路によればツエナーダイオード３，４に
流れる電流によりその両端に発生する電圧降下は
一方のツエナーダイオードの順方向特性と他方の
ツエナーダイオードのツエナー特性に従つて変化
する。電流の増加に対しその両端に発生する電圧
降下は比較的大きく増加する。その電圧降下の増
加は出力電圧V0の増加として現われる。よつて
入力電圧が上昇すると出力電圧が漸次上昇し遂に
は増幅器１は飽和してしまう。更にクランプ電流
を増幅器１から供給しているためクランプ範囲を
広く採れない欠点がある。またクランプ電圧が二
本のダイオードの電圧降下の特性に従つて上昇す
るためその上昇分が大きくクランプ特性が悪い欠
点もある。 According to this circuit, the voltage drop generated across the Zener diodes 3 and 4 due to the current flowing through them changes according to the forward direction characteristic of one Zener diode and the Zener characteristic of the other Zener diode. As the current increases, the voltage drop across it increases relatively significantly. The increase in voltage drop appears as an increase in the output voltage V 0 . Therefore, as the input voltage rises, the output voltage gradually rises and eventually the amplifier 1 becomes saturated. Furthermore, since the clamp current is supplied from the amplifier 1, there is a drawback that a wide clamp range cannot be achieved. Furthermore, since the clamp voltage increases in accordance with the voltage drop characteristics of the two diodes, the increase is large and there is also a drawback that the clamp characteristics are poor.
第２図の例では反転増幅器１の出力によつて互
に逆動作するようにオン、オフ制御されるトラン
ジスタ６，７を設け、このトランジスタ６，７の
エミツタ共通接続点を反転増幅器１の反転入力端
子に接続した構成としたものである。この構成に
よれば反転増幅器１の出力電圧がトランジスタ６
と７のベース間に接続したバイアス電圧源８の電
圧E1より大きくなるか又はバイアス電圧源９の
電圧E2より小さくなるとトランジスタ６又は７
が導通しクランプ状態となる。 In the example shown in FIG. 2, transistors 6 and 7 are provided that are controlled to turn on and off by the output of the inverting amplifier 1 so as to operate in reverse to each other. The configuration is such that it is connected to an input terminal. According to this configuration, the output voltage of the inverting amplifier 1 is
When the voltage E 1 of the bias voltage source 8 connected between the bases of the transistors 6 and 7 becomes larger or the voltage E 2 of the bias voltage source 9 becomes smaller than the voltage E 2 of the
conducts and becomes clamped.
この回路では例えば入力電圧が正極性のときの
クランプ状態ではトランジスタ７が導通し、入力
端子５に与えられた入力電圧Viによる入力電流i1
はトランジスタ７を通つて負電源に流入する。ま
た入力電圧Viが負極性の状態でクランプされると
このときはトランジスタ６がオンとなり、このト
ランジスタ６を通じて入力端子５に電流i2を供給
する。 In this circuit, for example, in a clamp state when the input voltage is positive polarity, the transistor 7 becomes conductive, and the input current i 1 due to the input voltage V i applied to the input terminal 5
flows into the negative power supply through transistor 7. Further, when the input voltage V i is clamped in a negative polarity state, the transistor 6 is turned on, and a current i 2 is supplied to the input terminal 5 through the transistor 6.
このようにこの例ではクランプ電流を外部から
供給するから増幅器１が飽和することがない。然
し乍らクランプ状態に入る前の状態ではトランジ
スタ６及び７は共にオフとなつている。よつてク
ランプ状態になるためにオフの状態からオン状態
に反転するまでの時間が長く掛り応答が遅くなる
欠点がある。更にトランジスタ６又は７がオンに
なると出力端子２に大きなオーバシユートを発生
する欠点もある。 In this example, since the clamp current is supplied from the outside, the amplifier 1 does not become saturated. However, before entering the clamp state, both transistors 6 and 7 are off. Therefore, since the device is in a clamped state, it takes a long time to switch from an off state to an on state, resulting in a slow response. Furthermore, there is a drawback that a large overshoot occurs at the output terminal 2 when the transistor 6 or 7 is turned on.
この考案の目的は応答が速く、然もクランプ範
囲も広く採ることができるクランプ回路を提供す
るにある。 The purpose of this invention is to provide a clamp circuit that has a fast response and can also have a wide clamping range.
この考案ではバイアス電圧発生用トランジスタ
を常時オンの状態に保持し、このトランジスタを
流れる電流によつて発生するバイアス電圧により
一端が反転増幅器１の反転入力端子に接続された
ダイオードをオフの状態に保持し、反転増幅器１
の出力が所定の電圧を越えるとトランジスタを流
れる電流を減少させその電流の減少によりバイア
ス電圧を低下させてダイオードをオンにし、ダイ
オードの導通により反転増幅器の反転入力端子に
クランプ電流を供給する。 In this device, the bias voltage generating transistor is always kept on, and the bias voltage generated by the current flowing through this transistor keeps the diode, whose one end is connected to the inverting input terminal of the inverting amplifier 1, in the off state. and inverting amplifier 1
When the output of the transistor exceeds a predetermined voltage, the current flowing through the transistor is reduced, and the reduction in current lowers the bias voltage to turn on the diode, and conduction of the diode supplies a clamping current to the inverting input terminal of the inverting amplifier.
このようにこの考案では導通状態にあるトラン
ジスタの電流値を変化させてバイアス電圧を変化
させ、そのバイアス電圧の変化によりダイオード
をオンに制御する。よつてターンオン時間が短か
いダイオードを利用したため全体として高速応答
が可能である。 In this way, in this invention, the bias voltage is changed by changing the current value of the transistor in the conductive state, and the diode is controlled to be turned on by the change in the bias voltage. Therefore, since a diode with a short turn-on time is used, a high-speed response is possible as a whole.
以下にこの考案の一実施例を第３図を用いて詳
細に説明する。 An embodiment of this invention will be explained in detail below using FIG. 3.
第３図において１は反転増幅器、２は出力端
子、５は電圧入力端子、５′は電流入力端子を示
す。入力抵抗器１３の抵抗値をR1、負帰還抵抗
器１４の抵抗値をR2とすると、出力電圧V0はV0
＝R2／R1Viとなる。また電流入力の場合はV0＝R2×
Iiとなる。 In FIG. 3, 1 is an inverting amplifier, 2 is an output terminal, 5 is a voltage input terminal, and 5' is a current input terminal. When the resistance value of the input resistor 13 is R 1 and the resistance value of the negative feedback resistor 14 is R 2 , the output voltage V 0 is V 0
= R 2 /R 1 Vi . In addition, in the case of current input, V 0 = R 2 × Ii.
この考案においては常時導通状態に保持される
トランジスタ１５，１６を設ける。トランジスタ
１５はPNP形トランジスタであり、これはエミ
ツタを抵抗器１７を通じて正極電源＋Ｖに接続
し、コレクタを負極電源−Ｖに接続する。トラン
ジスタ１６はNPN形トランジスタであり、その
エミツタを抵抗器１８を通じて負極電源−Ｖに接
続しコレクタを正極電源＋Ｖに接続する。 In this invention, transistors 15 and 16 are provided which are always kept in a conductive state. The transistor 15 is a PNP type transistor whose emitter is connected to the positive power supply +V through the resistor 17, and whose collector is connected to the negative power supply -V. The transistor 16 is an NPN type transistor, and its emitter is connected to a negative power source -V through a resistor 18, and its collector is connected to a positive power source +V.
これらトランジスタ１５と１６のベースはバイ
アス電圧源１９に接続し、平素オンの状態に保持
する。バイアス電圧源１９は正極電源＋Ｖと負極
電源−Ｖとの間に接続された抵抗器２１−ツエナ
ーダイオード２２−２３−抵抗器２４とから成る
直列回路によつて構成される。トランジスタ１５
のベースはツエナーダイオード２３と抵抗器２４
の接続点Ａに接続し、トランジスタ１６のベース
はツエナーダイオード２２と抵抗器２１との接続
点Ｂに接続する。 The bases of these transistors 15 and 16 are connected to a bias voltage source 19 and are normally kept in an on state. The bias voltage source 19 is constituted by a series circuit consisting of a resistor 21, Zener diodes 22-23, and a resistor 24 connected between a positive power supply +V and a negative power supply -V. transistor 15
The base is a Zener diode 23 and a resistor 24
The base of the transistor 16 is connected to the connection point B between the Zener diode 22 and the resistor 21.
一方、トランジスタ１５のエミツタにダイオー
ド２５のアノードを接続し、トランジスタ１６の
エミツタにダイオード２６のカソードを接続す
る。ダイオード２５と２６のカソードとアノード
は共通接続して反転増幅器１の反転入力端子に接
続する。反転増幅器１の出力はバイアス電圧源１
９のツエナーダイオード２２と２３の接続点に接
続する。 On the other hand, the anode of a diode 25 is connected to the emitter of the transistor 15, and the cathode of a diode 26 is connected to the emitter of the transistor 16. The cathodes and anodes of the diodes 25 and 26 are commonly connected to the inverting input terminal of the inverting amplifier 1. The output of inverting amplifier 1 is bias voltage source 1
9 is connected to the connection point of Zener diodes 22 and 23.
この構成において通常の動作状態ではトランジ
スタ１５のエミツタ電位は接続点Ａの電位にほゞ
等しい電位に保持される。この接続点Ａの電位は
ほゞ共通電位点２７の電位からツエナーダイオー
ド２３のツエナー電圧分だけ負電位側に偏倚した
電位となつている。またトランジスタ１６のエミ
ツタは接続点Ｂの電位に保持される。この接続点
Ｂの電位は共通電位点２７の電位からツエナーダ
イオード２２のツエナー電圧分だけ正電位側に偏
倚している。これに対し反転増幅器１の反転入力
端子の電位はほゞ共通電位点２７の電位となつて
いるから、ダイオード２５と２６にはツエナーダ
イオード２２と２３の電圧分の逆バイアス電圧が
供給され、共にオフの状態となつている。 In this configuration, under normal operating conditions, the emitter potential of transistor 15 is held at a potential approximately equal to the potential at connection point A. The potential at this connection point A is substantially biased toward the negative potential side by the Zener voltage of the Zener diode 23 from the potential at the common potential point 27. Further, the emitter of the transistor 16 is held at the potential of the connection point B. The potential at this connection point B is biased toward the positive potential side by the Zener voltage of the Zener diode 22 from the potential at the common potential point 27 . On the other hand, since the potential of the inverting input terminal of the inverting amplifier 1 is approximately the potential of the common potential point 27, a reverse bias voltage equivalent to the voltage of the Zener diodes 22 and 23 is supplied to the diodes 25 and 26, and both It is in the off state.
入力端子５に例えば正極性の入力電圧Viが入力
されると反転増幅器１の出力電圧は負極性の方向
に変化する。増幅器１の出力電圧がツエナーダイ
オード２２の電圧分だけ負方向に変化し、接続点
Ｂの電位が共通電位点２７の電位よりわずかに負
電位側に変化するとダイオード２６が導通を始め
る。ダイオード２６が導通すると入力端子５から
入力抵抗器１３を通つてダイオード２６に流れる
クランプ電流が流れ、入力電圧Viがこれ以上正極
方向に上昇しても出力電圧V0はその状態に保持
されクランプ状態となる。 When, for example, a positive input voltage V i is input to the input terminal 5, the output voltage of the inverting amplifier 1 changes in the negative polarity direction. When the output voltage of the amplifier 1 changes in the negative direction by the voltage of the Zener diode 22 and the potential at the connection point B changes slightly to the negative potential side compared to the potential at the common potential point 27, the diode 26 starts conducting. When the diode 26 becomes conductive, a clamp current flows from the input terminal 5 to the diode 26 through the input resistor 13, and even if the input voltage V i increases further in the positive direction, the output voltage V 0 remains in that state and is clamped. state.
一方、入力電圧Viが負方向に変化した場合には
増幅器１の出力電圧は正極方向に変化する。増幅
器１の出力電圧がツエナーダイオード２３の電圧
分だけ上昇すると接続点Ａの電位がほゞ共通電位
点２７の電位に近ずく。接続点Ｂの電位が共通電
位点２７の電位よりわずかに正極側に偏倚すると
ダイオード２５のアノード電位は共通電位点２７
の電位よりわずかに正極電位側に偏倚する。よつ
てダイオード２５は導通し正極電源＋Ｖからダイ
オード２５を通じて入力抵抗器１３にクランプ電
流が流れ、入力端子５に加えられる入力電圧Viが
それ以上負方向に変化しても出力電圧V0はその
状態に保持される。 On the other hand, when the input voltage V i changes in the negative direction, the output voltage of the amplifier 1 changes in the positive direction. When the output voltage of the amplifier 1 increases by the voltage of the Zener diode 23, the potential at the connection point A approaches the potential at the common potential point 27. When the potential at the connection point B slightly deviates to the positive side from the potential at the common potential point 27, the anode potential of the diode 25 becomes the common potential point 27.
The potential is slightly biased toward the positive electrode potential. Therefore, the diode 25 conducts, and a clamping current flows from the positive power supply +V to the input resistor 13 through the diode 25, and even if the input voltage V i applied to the input terminal 5 changes further in the negative direction, the output voltage V 0 remains unchanged. held in state.
電流入力端子５′の場合も入力電流＋Iiが入力
端子５′から流入する方向に流れるときは増幅器
１の出力には負極性の電圧が出力される。この出
力電圧がツエナーダイオード２２の電圧分だけ負
電位側に偏倚するとダイオード２６がオンとなり
上述と同様にクランプ状態となる。また入力端子
５′から流出する方向に電流−Iiが流れるときは
増幅器１の出力には正極性の電圧が発生する。こ
の出力電圧がツエナーダイオード２３の電圧分だ
け上昇するとダイオード２５がオンとなり、上述
と同様にクランプ状態となる。 Also in the case of the current input terminal 5', when the input current +Ii flows in the direction of inflow from the input terminal 5', a negative polarity voltage is outputted to the output of the amplifier 1. When this output voltage deviates to the negative potential side by the voltage of the Zener diode 22, the diode 26 is turned on and the clamp state is established as described above. Further, when the current -Ii flows in the direction of flowing out from the input terminal 5', a positive voltage is generated at the output of the amplifier 1. When this output voltage rises by the voltage of the Zener diode 23, the diode 25 is turned on, resulting in a clamped state as described above.
上述したようにこの考案によれば、ダイオード
２５又は２６がオンになることによつてクランプ
状態となるから、一般にダイオードのターンオン
時間はトランジスタのターンオン時間と比較して
短かいため高速応答が可能である。またクランプ
電流はダイオード２５又は２６を通じて反転増幅
器１の反転入力端子に入力されるが、入力電圧又
は入力電流の増加に比例してダイオード２５又は
２６を流れるクランプ電流も増加するが、そのク
ランプ電流の増加によりダイオード２５，２６に
おける電圧降下も上昇し、この電圧降下の上昇分
は出力電圧V0の上昇として現われるが、出力電
圧V0の上昇はこの考案によれば１本のダイオー
ドの順方向電圧降下の上昇分であり、その増加は
わずかである。よつて第４図に示すように入力電
圧Viが＋Vi0及び−Vi0を越えても出力電圧V0は
ほゞ一定電圧に保持され、大きな入力電圧が印加
されても増幅器１が飽和することはない。 As mentioned above, according to this invention, the diode 25 or 26 is turned on, resulting in a clamped state. Generally, the turn-on time of the diode is shorter than the turn-on time of the transistor, so a high-speed response is possible. be. Furthermore, the clamp current is input to the inverting input terminal of the inverting amplifier 1 through the diode 25 or 26, and the clamp current flowing through the diode 25 or 26 also increases in proportion to the increase in the input voltage or input current. Due to this increase, the voltage drop across the diodes 25 and 26 also increases, and the increase in this voltage drop appears as an increase in the output voltage V 0 , but according to this invention, the increase in the output voltage V 0 is due to the forward voltage of one diode. It is the rise of the descent, and the increase is small. Therefore, as shown in Fig. 4, even if the input voltage V i exceeds +V i0 and -V i0 , the output voltage V 0 is maintained at a substantially constant voltage, and even if a large input voltage is applied, the amplifier 1 is saturated. Never.
よつてこの考案によれば高速応等が可能で然も
クランプ特性に優れたクランプ回路を提供でき
る。 Therefore, according to this invention, it is possible to provide a clamp circuit that is capable of high-speed response and has excellent clamping characteristics.
第１図及び第２図は従来のクランプ回路を説明
するための接続図、第３図はこの考案の一実施例
を示す接続図、第４図はその動作を説明するため
のグラフである。
１：反転増幅器、２：出力端子、５：電圧入力
端子、５′：電流入力端子、１５，１６：バイア
ス電圧発生用トランジスタ、２５，２６：クラン
プ用ダイオード、１９：バイアス電圧源、２２，
２３：設定電圧発生手段。
1 and 2 are connection diagrams for explaining a conventional clamp circuit, FIG. 3 is a connection diagram for explaining an embodiment of this invention, and FIG. 4 is a graph for explaining its operation. 1: Inverting amplifier, 2: Output terminal, 5: Voltage input terminal, 5': Current input terminal, 15, 16: Bias voltage generation transistor, 25, 26: Clamp diode, 19: Bias voltage source, 22,
23: Setting voltage generation means.
Claims (1)
ダイオードと、 一端が定電圧源に接続されたエミツタ抵抗器
と、 エミツタがそのエミツタ抵抗器の他端に接続さ
れ、ベースが上記ツエナダイオードの他端に接続
されたトランジスタと、 そのトランジスタのエミツタと上記極性反転増
幅器の入力端との間に接続されたダイオードと、 を具備して成ることを特徴とするクランプ回路。[Claims for Utility Model Registration] A polarity reversing amplifier, a Zener diode having one end connected to the polarity reversing amplifier, an emitter resistor having one end connected to a constant voltage source, and an emitter resistor having the other end of the emitter resistor. a transistor whose base is connected to the other end of the Zener diode, and a diode connected between the emitter of the transistor and the input end of the polarity inverting amplifier. clamp circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9572581U JPS583613U (en) | 1981-06-26 | 1981-06-26 | clamp circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9572581U JPS583613U (en) | 1981-06-26 | 1981-06-26 | clamp circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS583613U JPS583613U (en) | 1983-01-11 |
| JPS6325775Y2 true JPS6325775Y2 (en) | 1988-07-13 |
Family
ID=29890618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9572581U Granted JPS583613U (en) | 1981-06-26 | 1981-06-26 | clamp circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583613U (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6310012U (en) * | 1986-07-07 | 1988-01-22 |
-
1981
- 1981-06-26 JP JP9572581U patent/JPS583613U/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS583613U (en) | 1983-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (en) | Electric circuit | |
| US4420786A (en) | Polarity guard circuit | |
| US4728815A (en) | Data shaping circuit | |
| US4023069A (en) | Vertical deflection circuit | |
| JPH0121703B2 (en) | ||
| US4182992A (en) | Pulse width modulated signal amplifier | |
| US4139824A (en) | Gain control circuit | |
| US4158179A (en) | Amplifier circuit | |
| EP0132863B1 (en) | Protection circuit | |
| JPS6325775Y2 (en) | ||
| JPH03788B2 (en) | ||
| US4205273A (en) | Pulse signal amplifier | |
| US4345215A (en) | Audio frequency power amplifier circuit | |
| JPH077337A (en) | Bipolarity voltage/current converting circuit | |
| US3989997A (en) | Absolute-value circuit | |
| JP2657239B2 (en) | Amplifier stage with collector output | |
| JPS6031312Y2 (en) | switching circuit | |
| JP2976750B2 (en) | Current clamp circuit | |
| US4122362A (en) | Stepped pulse generator circuit | |
| JPH0233385Y2 (en) | ||
| US4901191A (en) | Monolithically integratable, low power dissipation control circuit for switching inductive loads | |
| JP2687160B2 (en) | Switch circuit | |
| JPH07297957A (en) | Telephone line interface circuit | |
| JPS6042645B2 (en) | amplifier circuit | |
| US3025410A (en) | Transistor switching device |