JPS63257271A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS63257271A JPS63257271A JP9221687A JP9221687A JPS63257271A JP S63257271 A JPS63257271 A JP S63257271A JP 9221687 A JP9221687 A JP 9221687A JP 9221687 A JP9221687 A JP 9221687A JP S63257271 A JPS63257271 A JP S63257271A
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating film
- type
- collector
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 13
- 238000000605 extraction Methods 0.000 abstract description 4
- 238000002955 isolation Methods 0.000 abstract description 4
- 230000003321 amplification Effects 0.000 description 10
- 238000003199 nucleic acid amplification method Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置及びその製造方法に関し、特にバイ
ポーラトランジスタの低電流領域の電流増幅率及び周波
数特性の改善に関する。
ポーラトランジスタの低電流領域の電流増幅率及び周波
数特性の改善に関する。
従来、バイポーラアナログ回路に用いられるバイポーラ
トランジスタ素子として第４図に示す断面構造のトラン
ジスタがある。
トランジスタ素子として第４図に示す断面構造のトラン
ジスタがある。
第４図のバイポーラトランジスタはＰ型半導体基体１に
Ｎ型埋込み領域２を設け、その上にＮ−エビタキシャル
層３を設け、島領域形成の為Ｐ型絶縁領域４を設け、次
に、島領域内にＰ型ベース領域７を設け、そのＰ型ベー
ス領域７内にＮ＋エミッタ領域１２とＮ＋のコレクタ取
り出し領域５を同時に設け、絶縁膜８に開口部を設け、
最後にエミッタ電極１４のベース電極１５．コレクタ電
極１６を設けることにより得られる。
Ｎ型埋込み領域２を設け、その上にＮ−エビタキシャル
層３を設け、島領域形成の為Ｐ型絶縁領域４を設け、次
に、島領域内にＰ型ベース領域７を設け、そのＰ型ベー
ス領域７内にＮ＋エミッタ領域１２とＮ＋のコレクタ取
り出し領域５を同時に設け、絶縁膜８に開口部を設け、
最後にエミッタ電極１４のベース電極１５．コレクタ電
極１６を設けることにより得られる。
上述した従来のパイボーラトランジクタ構造では、第５
図で示す通り実効的なベース幅として、垂直方向のベー
ス幅Ｙと水平方向のベース幅Ｘとが有る。電流増幅率の
特性は、低電流領域でＰ型ベース領域５上の絶縁膜８の
界面状態と共に水平方向のベース幅Ｘが、高電流領域で
垂直方向のベース幅Ｙが重要な要因となる。一般的にコ
レクタ電流対電流増幅率の特性において、低電流領域で
電流増幅率が低く、エミッタの注入効率が低下する前の
高電流領域でピークを生じる。低電流領域で電流増幅率
の低下は、表面結合とエミッタ・ベース空間電荷層内再
結合が大きい為で水平方向のベース幅Ｘが大きいほどそ
の悪い影響が顕著となる。従って従来のバイポーラトラ
ンジスタの構造では低電流領域で電流増幅率の低下及び
周波数特性の低下特にｆアの低下、雑音特性の低下を生
じる欠点があった。尚、電流増幅率は、ベース幅に依存
することは自明である。
図で示す通り実効的なベース幅として、垂直方向のベー
ス幅Ｙと水平方向のベース幅Ｘとが有る。電流増幅率の
特性は、低電流領域でＰ型ベース領域５上の絶縁膜８の
界面状態と共に水平方向のベース幅Ｘが、高電流領域で
垂直方向のベース幅Ｙが重要な要因となる。一般的にコ
レクタ電流対電流増幅率の特性において、低電流領域で
電流増幅率が低く、エミッタの注入効率が低下する前の
高電流領域でピークを生じる。低電流領域で電流増幅率
の低下は、表面結合とエミッタ・ベース空間電荷層内再
結合が大きい為で水平方向のベース幅Ｘが大きいほどそ
の悪い影響が顕著となる。従って従来のバイポーラトラ
ンジスタの構造では低電流領域で電流増幅率の低下及び
周波数特性の低下特にｆアの低下、雑音特性の低下を生
じる欠点があった。尚、電流増幅率は、ベース幅に依存
することは自明である。
本発明の目的は、低電流領域での電流増幅率の低下がな
いトランジスタ特性を持ち、かつ周波数特性と雑音特性
を改善した半導体装置及びその製造方法を提供すること
にある。
いトランジスタ特性を持ち、かつ周波数特性と雑音特性
を改善した半導体装置及びその製造方法を提供すること
にある。
本発明の第１の発明の半導体装置は、一導電型半導体の
コレクタ領域の一主面に設けられた逆導電型のベース領
域と、該ベース領域内に前記コレクト領域までの距離が
垂直方向に比べて水平方向の方が小さく形成されな一導
電型のエミッタ領域とを有して構成される。
コレクタ領域の一主面に設けられた逆導電型のベース領
域と、該ベース領域内に前記コレクト領域までの距離が
垂直方向に比べて水平方向の方が小さく形成されな一導
電型のエミッタ領域とを有して構成される。
また、本発明の第２の発明の半導体装置の製造方法は、
一導電型半導体のコレクタ頭載上に第１の絶縁膜を形成
する工程と、該第１の絶縁膜の一部を除去した領域に逆
導電型のベース領域を形成する工程と、表面に第２絶縁
膜を形成する工程と、該第２絶縁膜をエツチングして少
くとも前記逆導電型ベース領域と前記一導電型半導体の
コレクタ領域間の近傍に残す工程と、前記逆導電型のベ
ース領域と前記コレクタ領域間の近傍に残した第２絶縁
膜に接する前記逆導電型のベース領域内にエミッタ領域
を形成する工程とを含んで構成される。
一導電型半導体のコレクタ頭載上に第１の絶縁膜を形成
する工程と、該第１の絶縁膜の一部を除去した領域に逆
導電型のベース領域を形成する工程と、表面に第２絶縁
膜を形成する工程と、該第２絶縁膜をエツチングして少
くとも前記逆導電型ベース領域と前記一導電型半導体の
コレクタ領域間の近傍に残す工程と、前記逆導電型のベ
ース領域と前記コレクタ領域間の近傍に残した第２絶縁
膜に接する前記逆導電型のベース領域内にエミッタ領域
を形成する工程とを含んで構成される。
次に、本発明の実施例について図面を参照して詳細に説
明する。第１図は本発明の一実施例の構造を示す断面図
であり、第２図（ａ）〜（Ｃ）は本発明の一実施例の製
造方法を説明するために工程順に示した途中工程の断面
図である。
明する。第１図は本発明の一実施例の構造を示す断面図
であり、第２図（ａ）〜（Ｃ）は本発明の一実施例の製
造方法を説明するために工程順に示した途中工程の断面
図である。
第２図（ａ）に示すように、Ｐ型半導体基体１上にアン
チモンにより比抵抗数＋０７口のＮ型埋込み領域２を設
け、その上に比抵抗が数Ω・Ｃ程度のＮ−型エピタキシ
ャル層３を数μｍ設ける。
チモンにより比抵抗数＋０７口のＮ型埋込み領域２を設
け、その上に比抵抗が数Ω・Ｃ程度のＮ−型エピタキシ
ャル層３を数μｍ設ける。
次に、Ｐ型絶縁分離領域４を選択形成し、次いで、コレ
クタ取り出しＮ＋領域５を、他のＮ−型エピタキシャル
層３の島領域ではエミッタとして同時に設け、次いで、
Ｐ型ベース領域７を設ける為、絶縁膜８の二酸化ケイ素
膜を選択除去した後に、イオン注入技術によりホウ素を
注入して埋込み熱処理しＰ型ベース領域７を設ける。次
いで、気相成長法による二酸化ケイ素又は窒化ケイ素な
どの第２絶縁膜９を全面に設ける。
クタ取り出しＮ＋領域５を、他のＮ−型エピタキシャル
層３の島領域ではエミッタとして同時に設け、次いで、
Ｐ型ベース領域７を設ける為、絶縁膜８の二酸化ケイ素
膜を選択除去した後に、イオン注入技術によりホウ素を
注入して埋込み熱処理しＰ型ベース領域７を設ける。次
いで、気相成長法による二酸化ケイ素又は窒化ケイ素な
どの第２絶縁膜９を全面に設ける。
次に、第２図（ｂ）に示すように、半導体基体に有機物
のレジスト１１を選択形成し、等方性イオンエツチング
により第２絶縁膜９の一部の絶縁膜１０を絶縁膜８の端
に形成する。次に、第２図（ｃ）に示すように、第２図
（ｂ）の半導体基体の有機物のレジスト１１を除去した
後に、イオン注入技術によりＡｓ（ヒ素）をイオン注入
した後に、熱処理してＡｓ埋込みをし、Ｎ＋エミッタ領
域１２を設ける。その後数百℃で酸化し絶縁膜８ａを設
ける。
のレジスト１１を選択形成し、等方性イオンエツチング
により第２絶縁膜９の一部の絶縁膜１０を絶縁膜８の端
に形成する。次に、第２図（ｃ）に示すように、第２図
（ｂ）の半導体基体の有機物のレジスト１１を除去した
後に、イオン注入技術によりＡｓ（ヒ素）をイオン注入
した後に、熱処理してＡｓ埋込みをし、Ｎ＋エミッタ領
域１２を設ける。その後数百℃で酸化し絶縁膜８ａを設
ける。
次に、第１図に示すように、第２図（ｃ）による半導体
基体の表面にプラズマ窒化膜などの第３絶縁［１Ｂを設
ける。次いで電極用の開孔部を形成し、アルミニウムな
どによりエミッタ電極１４とベース電極１５とコレクタ
電′ｗ１１６を選択形成する。
基体の表面にプラズマ窒化膜などの第３絶縁［１Ｂを設
ける。次いで電極用の開孔部を形成し、アルミニウムな
どによりエミッタ電極１４とベース電極１５とコレクタ
電′ｗ１１６を選択形成する。
ここで、水平方向ベース幅（Ｘ）が垂直方向べ−大幅〔
Ｙ〕より大きくすることを図で示す。例えば本実施例で
はＸの寸法か０．２μｍとしてＹの寸法を１μｍ程度と
したものである。本実施例によって水平方向ベース〔Ｘ
〕は絶縁膜１０によって制御できる。
Ｙ〕より大きくすることを図で示す。例えば本実施例で
はＸの寸法か０．２μｍとしてＹの寸法を１μｍ程度と
したものである。本実施例によって水平方向ベース〔Ｘ
〕は絶縁膜１０によって制御できる。
第３図（ａ）〜（ｈ）は本発明の他の実施例を説明する
ために工程順に示した素子の断面図であり、第３図（ｉ
）は第３図（ｈ）の平面図である。
ために工程順に示した素子の断面図であり、第３図（ｉ
）は第３図（ｈ）の平面図である。
本実施例では本発明をＰＮＰトランジスタに適用した場
合について説明する。
合について説明する。
第３図（ａ）に示すように、Ｐ型半導体基体１にＮ型埋
込み領域２を設け、その上にＮ−エピタキシャル層３を
設け、続いてＰ型絶縁分離領域４を選択形成し、１つの
島領域にＰ−コレクタ領域１７を設け、その一部にＰ＋
コレクタ取り出し領域１８を設ける。
込み領域２を設け、その上にＮ−エピタキシャル層３を
設け、続いてＰ型絶縁分離領域４を選択形成し、１つの
島領域にＰ−コレクタ領域１７を設け、その一部にＰ＋
コレクタ取り出し領域１８を設ける。
次に、第３図（ｂ）に示すように、絶縁膜８の一部を除
去した後、イオン注入または拡散によりリンを不純物と
いて導入しＮ型ベース領域１９を。
去した後、イオン注入または拡散によりリンを不純物と
いて導入しＮ型ベース領域１９を。
設ける。
以下、簡略化の為、第３図（ｃ）〜（ｇ）は第３図（ｂ
）に示したＡ領域を取り出して説明する。
）に示したＡ領域を取り出して説明する。
次に、第３図（Ｃ）に示すように、第３図（ｂ）におけ
る半導体基板に気相成長による二酸化ケイ素膜または窒
化ケイ素の第２絶縁膜を設ける。
る半導体基板に気相成長による二酸化ケイ素膜または窒
化ケイ素の第２絶縁膜を設ける。
次に、第３図（ｄ）に示すように、レジスト１１をホト
レジスト技術により形成する。
レジスト技術により形成する。
次に、第３図（ｅ）に示すように、第３図（ｄ）にて設
けたレジスト１１をマスクにして異方性イオンエツチン
グを行い第２絶縁膜９の一部の絶縁膜１０を絶縁膜８の
端に形成し、次いでレジスト１１を除去する。
けたレジスト１１をマスクにして異方性イオンエツチン
グを行い第２絶縁膜９の一部の絶縁膜１０を絶縁膜８の
端に形成し、次いでレジスト１１を除去する。
次に、第３図（ｆ）に示すように、イオン注入技術によ
って、ホウ素を不純物としてイオン注入する。このとき
絶縁膜１０下のＮ型ベース領域１つには不純物が導入さ
れない。
って、ホウ素を不純物としてイオン注入する。このとき
絶縁膜１０下のＮ型ベース領域１つには不純物が導入さ
れない。
次に、第３図（ｇ＞に示すように、第３図（ｆ）の半導
体基体を数百°Ｃで熱処理した後、絶縁膜８ａを設け、
次に、全面に第３絶縁膜１３を設ける。
体基体を数百°Ｃで熱処理した後、絶縁膜８ａを設け、
次に、全面に第３絶縁膜１３を設ける。
次に、第３図（ｈ）に示すように、電極形成のための開
孔部を設け、エミッタ電極２１．ベース電極２２．コレ
クタ電極２３をそれぞれ設ける。
孔部を設け、エミッタ電極２１．ベース電極２２．コレ
クタ電極２３をそれぞれ設ける。
ここで図示されているように、水平方向ベース幅Ｘが垂
直方向ベース幅Ｙより小さく形成されている。
直方向ベース幅Ｙより小さく形成されている。
第３図（ｉ）は第３図（ｈ）のＡ部の平面図であって、
絶縁膜１０の領域が実効的ベース幅を示す。
絶縁膜１０の領域が実効的ベース幅を示す。
以上第２の実施例で示したＰＮＰトランジスタ構造にす
ることによって、従来のラテラルＰＮＰトランジスタよ
り電流増幅率が高く、かつ周波数特性も大幅に改善され
た高性能なＰＮＰトランジスタを提供できる。
ることによって、従来のラテラルＰＮＰトランジスタよ
り電流増幅率が高く、かつ周波数特性も大幅に改善され
た高性能なＰＮＰトランジスタを提供できる。
以上説明したように本発明は、トランジスタの水平方向
のベース幅を垂直方向のベース幅よりも小さくすること
によって低電流領域での電流増幅の向上ができることに
より周波数特性と雑音特性の改善をできる効果がある。
のベース幅を垂直方向のベース幅よりも小さくすること
によって低電流領域での電流増幅の向上ができることに
より周波数特性と雑音特性の改善をできる効果がある。
また、本発明によれば自己整合的に容易に本発明構造を
形成することが出来る。
形成することが出来る。
第１図は本発明の一実施例の構造を示す断面図、第２図
（ａ）〜（Ｃ）は本発明の一実施例の製造方法を説明す
るために工程順に示した途中工程の素子の断面図、第３
図（ａ）〜（ｈ）は本発明の第２の実施例を説明するた
めに工程順に示した素子の断面図、第３図（ｉ）は第３
図（ｈ）のＡ部の平面図、第４図は従来技術を説明する
ための半導体素子の一例の断面図である。 １・・・Ｐ型半導体基体、２・・・Ｎ型埋込み領域、３
・・・Ｎ−エピタキシャル層、４・・・Ｐ型絶縁分離領
域、５・・・コレクタ取り出しＮ“領域、７・・・Ｐ型
ベース領域、８・・・絶縁膜、８ａ・・・絶縁膜、９・
・・第２絶縁膜、１０・・・絶縁膜、１１・・・レジス
ト、１２・・・Ｎ＋エミッタ領域、１３・・・第３絶縁
膜、１４゜２１・・・エミッタ電極、１５．２２・・・
ベース電極、２．３．１６・・・コレクタ電極、１７・
・・Ｐ−コレクタ領域、１８・・・Ｐ＋コレクタ取り出
し領域、１９・・・Ｎ型ベース領域、２０・・・Ｐ型エ
ミッタ領域。 ＄ ２ 図 茅 ３ ｍ ＄ ３ Ｉ！！ 茅 ３ＷＪ ＄−４図
（ａ）〜（Ｃ）は本発明の一実施例の製造方法を説明す
るために工程順に示した途中工程の素子の断面図、第３
図（ａ）〜（ｈ）は本発明の第２の実施例を説明するた
めに工程順に示した素子の断面図、第３図（ｉ）は第３
図（ｈ）のＡ部の平面図、第４図は従来技術を説明する
ための半導体素子の一例の断面図である。 １・・・Ｐ型半導体基体、２・・・Ｎ型埋込み領域、３
・・・Ｎ−エピタキシャル層、４・・・Ｐ型絶縁分離領
域、５・・・コレクタ取り出しＮ“領域、７・・・Ｐ型
ベース領域、８・・・絶縁膜、８ａ・・・絶縁膜、９・
・・第２絶縁膜、１０・・・絶縁膜、１１・・・レジス
ト、１２・・・Ｎ＋エミッタ領域、１３・・・第３絶縁
膜、１４゜２１・・・エミッタ電極、１５．２２・・・
ベース電極、２．３．１６・・・コレクタ電極、１７・
・・Ｐ−コレクタ領域、１８・・・Ｐ＋コレクタ取り出
し領域、１９・・・Ｎ型ベース領域、２０・・・Ｐ型エ
ミッタ領域。 ＄ ２ 図 茅 ３ ｍ ＄ ３ Ｉ！！ 茅 ３ＷＪ ＄−４図
Claims (2)
- （１）一導電型半導体のコレクタ領域の一主面に設けら
れた逆導電型のベース領域と、該ベース領域内に前記コ
レクタ領域までの距離が垂直方向に比べて水平方向の方
が小さく形成された一導電型のエミッタ領域とを有する
ことを特徴とする半導体装置。 - （２）一導電型半導体のコレクタ領域上に第１の絶縁膜
を形成する工程と、該第１の絶縁膜の一部を除去した領
域に逆導電型のベース領域を形成する工程と、表面に第
２絶縁膜を形成する工程と、該第２絶縁膜をエッチング
して少くとも前記逆導電型ベース領域と前記一導電型半
導体のコレクタ領域間の近傍に残す工程と、前記逆導電
型のベース領域と前記コレクト領域間の近傍に残した第
２絶縁膜に接する前記逆導電型のベース領域内にエミッ
タ領域を形成する工程とを含むことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9221687A JPS63257271A (ja) | 1987-04-14 | 1987-04-14 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9221687A JPS63257271A (ja) | 1987-04-14 | 1987-04-14 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63257271A true JPS63257271A (ja) | 1988-10-25 |
Family
ID=14048248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9221687A Pending JPS63257271A (ja) | 1987-04-14 | 1987-04-14 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63257271A (ja) |
-
1987
- 1987-04-14 JP JP9221687A patent/JPS63257271A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4546536A (en) | Fabrication methods for high performance lateral bipolar transistors | |
| JPH0719838B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11330082A (ja) | 半導体装置 | |
| US20030193077A1 (en) | Bipolar transistor and method of fabricating the same | |
| KR0182000B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JP2515055B2 (ja) | 半導体デバイス | |
| JPS63257271A (ja) | 半導体装置及びその製造方法 | |
| JP3255916B2 (ja) | バイポーラトランジスタ構造及びその製造方法 | |
| JPH10189755A (ja) | 半導体装置及びその製造方法 | |
| JPH0340436A (ja) | バイポーラ型半導体装置 | |
| JP3082800B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0521442A (ja) | 半導体装置 | |
| JPS5915494B2 (ja) | 半導体装置の製造方法 | |
| JP2654536B2 (ja) | 半導体装置およびその製造方法 | |
| JP3207561B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP3226232B2 (ja) | 半導体装置及びその製造方法 | |
| JPH104142A (ja) | 半導体装置の製造方法 | |
| JPH0574790A (ja) | 半導体装置及びその製造方法 | |
| JPH01187868A (ja) | 半導体装置 | |
| JPH10256389A (ja) | 半導体装置の製造方法 | |
| JPS6286753A (ja) | 半導体装置の製造方法 | |
| JPS63138764A (ja) | 半導体集積回路およびその製造方法 | |
| JPH0621367A (ja) | 半導体集積回路 | |
| JPS60186059A (ja) | 半導体装置及びその製造方法 | |
| JPH0563150A (ja) | 半導体装置及びその製造方法 |