JPS6325498B2 - - Google Patents

Info

Publication number
JPS6325498B2
JPS6325498B2 JP54092266A JP9226679A JPS6325498B2 JP S6325498 B2 JPS6325498 B2 JP S6325498B2 JP 54092266 A JP54092266 A JP 54092266A JP 9226679 A JP9226679 A JP 9226679A JP S6325498 B2 JPS6325498 B2 JP S6325498B2
Authority
JP
Japan
Prior art keywords
substrate
bubble
processing
etching
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54092266A
Other languages
English (en)
Other versions
JPS5617021A (en
Inventor
Soji Oomura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9226679A priority Critical patent/JPS5617021A/ja
Publication of JPS5617021A publication Critical patent/JPS5617021A/ja
Publication of JPS6325498B2 publication Critical patent/JPS6325498B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3046Mechanical treatment, e.g. grinding, polishing, cutting using blasting, e.g. sand-blasting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は、基板例えば半導体基板等の表面処理
方法に関する。
半導体装置を製造するに当り、熱抵抗やコレク
タ寄生抵抗を小さくする等の目的のため、半導体
素子製造の最終工程において半導体基板を所定の
厚さ(通常100〜200〔μm〕)まで薄くする必要が
ある。
上述の半導体基板の厚さ調整をエツチング法に
より行なう場合は所謂バブルエツチング法が多く
用いられている。該バブルエツチング法は処理液
の撹拌効果がすぐれているためエツチング精度が
非常に高く、前記厚さ調整のみならず半導体基板
の各種表面処理工程で多用されている。
前記バブルエツチング法は、第1図に示すごと
く処理槽1底部に配設された複数本の気体導入管
2に開口された多数の小孔3より窒素(N2)或
いは二酸化炭素(CO2)等の気体4を処理槽1内
に送出し、バブル(気泡)5を発生させることに
より処理液6を撹拌しながら、支持板7にワツク
ス等で固着され処理槽1上部に設けられた保持板
8により下向きに保持された被処理基板9をエツ
チングする表面処理方法である。
上記バブルエツチング法はエツチング精度は良
好であるが、近年に至り半導体基板が大型化する
につれ、一回当りの処理枚数を同一に保つには処
理槽を大きくせねばならず、広い面積を要すると
共に大量の処理液を必要とする問題を生じた。
かかる問題を除去するため、例えば処理槽内に
被処理基板を多数平行に塔載したバスケツトを装
着し、該バスケツトを回転させながらバブルエツ
チングを行なう等の方法が試みられているが、エ
ツチング精度が低下する等の問題があり、満足で
きる方法とは言い難い。
本発明は上述の欠点を排除して、エツチング精
度を低下させることなく、小型の処理槽を用いて
大量処理を可能ならしめる、バブルによる撹拌を
用いた基板の表面処理方法を提供することを目的
とする。
本発明の基板の表面処理方法の特徴は、処理槽
内の底部にほぼ水平に設けられたバブル発生面上
に傾斜してほぼ平行に配設された複数のバブル散
乱板の上側の面に被処理基板を載置し、バブル発
生面よりバブルを処理槽内に送出することにより
処理液を撹拌して被処理基板を処理するものであ
り、バブルが浮上とバブル散乱板の下面に衝突し
た際の分散・散乱とにより処理液を撹拌し、且つ
その下面に対向する被処理基板がその撹拌の領域
内に位置するようにバブル散乱板を配置すること
にある。
以下本発明の表面処理方法を図面を用いて説明
する。
第2図は本発明を可能ならしめる装置を用いて
被処理基板の表面処理を行なう状態を示す要部断
面図である。
同図において、1は処理槽、2は気体導入管で
液面に平行な平面(水平面)内に複数本配設さ
れ、該気体導入管2上部には多数の小孔3が開口
され、該小孔3によりバブル発生面を形成する。
4の矢印は導入される窒素、二酸化炭素等の気体
の導入方向を示し、5は前記気体4を導入するこ
とにより処理液6中に送出されたバブル、9は被
処理基板、11はパイレツクスガラス、石英ある
いはテフロン等によりなる散乱板である。該散乱
板11は、前記被処理基板9の支持板を兼ね、ワ
ツクスで固着する等の方法で前記処理基板9を支
持する。
また該散乱板11は支持枠(図示せず)により
支持する等の方法で前記バブル発生面に対し65〜
75〔度〕の角度で傾斜し水平方向の間隔を10〜20
〔mm〕になるよう前記気体導入管上即ちバブル発
生面上に設置される。ここで前記被処理基板9は
散乱板11の上側になるよう散乱板11は配設さ
れる。
上記状態において、気体導入管2より窒素
(N2)、二酸化炭素(CO2)等の気体4を導入す
れば小孔3よりバブル5が処理液6中に送出され
る。このバブル5は処理液6中を上昇し、散乱板
11に衝突して分散・散乱し、バブル5自身の浮
力とバブル発生源からの圧力によりジグザグ運動
を繰り返しながら処理液6中を上昇する。このバ
ブル5の運動により処理液6は均一に撹拌される
ので、被処理基板9を密に配置しているにも拘ら
ず均一な表面処理が可能となる。
次に上記方法を用いて直径76〔mm〕、厚さ400〔μ
m〕のシリコン基板の背面をエツチングして厚さ
を200〔μm〕に調整する実施例について説明す
る。
本実施例においてはシリコン基板9を20枚同時
に処理するため、処理槽1の大きさを長さ、巾、
深さをそれぞれ30〔cm〕、18〔cm〕、20〔cm〕とし、
大きさ10〔cm〕×10〔cm〕のパイレツクスガラス製
の散乱板を15〔mm〕間隔で並設し、気体導入管2
には小孔3を7.5〔mm〕間隔で開口したものを8本
平行に設け、処理液として硝酸(HNO3)10容と
弗酸(HF)1容との混合液を凡そ10〔〕用い、
導入する気体4には窒素ガスを約20〔/分〕の
流量で用い、約30〔分〕エツチングを行なつた。
第3図に本実施例のエツチング精度を示す。
同図aは、シリコン基板No.1〜No.20毎のエツチ
ング処理前の厚さの分布を示し、また同図bはシ
リコン基板各々のエツチング後の厚さ分布を示
す。これは同図cに×印で示すように、各シリコ
ン基板の中央と周辺の4箇所の5箇所における厚
さの最大値と最小値を示したものである。
同図a及びbより明らかなごとく、本実施例に
おいてはエツチング前後でシリコン基板の厚さの
バラツキは殆んど変らない。このことはエツチン
グが均一に進行したことを示している。
上述のエツチングを前記第1図に示した従来の
エツチング方法により実施すると、処理槽の大き
さは40〔cm〕×50〔cm〕×20〔cm〕程度のものとなり
40〔〕近い処理液を必要とする。
以上述べたごとく本実施例によれば、シリコン
基板の厚さ精度を低下させることなく、小さな処
理槽で大量の処理が可能となつた。
本発明は上記実施例に限定されることなく、更
に種々変形して実施できる。
例えば前記実施例ではシリコン基板の厚さ調整
のエツチングに適用した場合について説明した
が、メサ型トランジスタの製造工程におけるメサ
エツチング等、各種のエツチング処理に用いるこ
とができる。要は本発明は反応が液の撹拌の良否
に依存する場合に適用し得る表面処理方法であ
り、従つてエツチングの場合のみならず水洗等洗
浄工程に用いても有効である。
また被処理基板の種類及び処理の目的等により
処理液や気体の種類等も種々選択してよい。
更に処理装置の構造、例えば散乱板の材質や支
持方法、或いはバブル発生面の構成法等も適宜選
択し得るものであることは言うまでもない。
以上説明したごとく本発明の基板の処理方法に
よれば、処理精度を低下させることなく小型の処
理槽により大量の処理が可能となる。
【図面の簡単な説明】
第1図は従来のバブルエツチング方法を示す要
部断面図、第2図は本発明の表面処理方法の一実
施例を示す要部断面図、第3図は本発明にかかる
処理方法における効果を示す図である。 1……処理槽、2……気体導入管、3……小
孔、4……導入気体、5……バブル、6……処理
液、9……被処理基板、11……散乱板。

Claims (1)

    【特許請求の範囲】
  1. 1 処理槽内にほぼ水平に設けられたバブル発生
    面上に傾斜してほぼ平行に配設された複数のバブ
    ル散乱板の上側の面に被処理基板を載置し、バブ
    ル発生面よりバブルを処理槽内に送出することに
    より処理液を撹拌して被処理基板を処理するもの
    であり、バブルが浮上とバブル散乱板の下面に衝
    突した際の分散・散乱とにより処理液を撹拌し、
    且つその下面に対向する被処理基板がその撹拌の
    領域内に位置するようにバブル散乱板を配置する
    ことを特徴とする基板の表面処理方法。
JP9226679A 1979-07-20 1979-07-20 Surface treatment of substrate Granted JPS5617021A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9226679A JPS5617021A (en) 1979-07-20 1979-07-20 Surface treatment of substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9226679A JPS5617021A (en) 1979-07-20 1979-07-20 Surface treatment of substrate

Publications (2)

Publication Number Publication Date
JPS5617021A JPS5617021A (en) 1981-02-18
JPS6325498B2 true JPS6325498B2 (ja) 1988-05-25

Family

ID=14049587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9226679A Granted JPS5617021A (en) 1979-07-20 1979-07-20 Surface treatment of substrate

Country Status (1)

Country Link
JP (1) JPS5617021A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58123730A (ja) * 1982-01-18 1983-07-23 Toshiba Corp 半導体ウエハ−エツチング装置
JPS6386525A (ja) * 1986-09-30 1988-04-16 Kyushu Denshi Kinzoku Kk 半導体シリコンウエ−ハのエツチング装置
JPH0160532U (ja) * 1987-10-13 1989-04-17
US7648584B2 (en) * 2003-06-27 2010-01-19 Lam Research Corporation Method and apparatus for removing contamination from substrate
CN103377878A (zh) * 2012-04-18 2013-10-30 三菱电机株式会社 凹凸化硅基板的制造方法、处理装置和太阳能电池元件的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5093775A (ja) * 1973-12-19 1975-07-26
JPS5110770A (ja) * 1974-07-16 1976-01-28 Matsushita Electric Ind Co Ltd Etsuchinguhoho
JPS5115977A (en) * 1974-07-31 1976-02-07 Hitachi Ltd Banjobutsuno keishaetsuchinguho

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5093775A (ja) * 1973-12-19 1975-07-26
JPS5110770A (ja) * 1974-07-16 1976-01-28 Matsushita Electric Ind Co Ltd Etsuchinguhoho
JPS5115977A (en) * 1974-07-31 1976-02-07 Hitachi Ltd Banjobutsuno keishaetsuchinguho

Also Published As

Publication number Publication date
JPS5617021A (en) 1981-02-18

Similar Documents

Publication Publication Date Title
US4989540A (en) Apparatus for reaction treatment
JPH05182965A (ja) 半導体製造装置
US7578302B2 (en) Megasonic cleaning using supersaturated solution
JPS60189936A (ja) 半導体製造装置
JP3415373B2 (ja) 半導体基板等の表層の溶解方法及び装置
KR102255939B1 (ko) 화학 유체 처리 장치 및 화학 유체 처리 방법
US4840701A (en) Etching apparatus and method
JPS6325498B2 (ja)
US6039814A (en) Cleaning method utilizing degassed cleaning liquid with applied ultrasonics
JPH0855827A (ja) ウェーハカセットおよびこれを使用した洗浄装置
US20030181042A1 (en) Etching uniformity in wet bench tools
JP3036477B2 (ja) 半導体製造装置
JP3186482B2 (ja) 半導体基板の電解エッチング方法
JPS59166675A (ja) エツチング装置
JPS62123721A (ja) 処理装置
JPS59179788A (ja) ケミカルエッチング装置
JP2019197814A (ja) 基板処理装置
JPH06101439B2 (ja) Cvd装置のガスフロ−方法
JP2019009364A (ja) 基板キャリア
JPS62132325A (ja) ウエフアのエツチング方法およびそれに用いるウエフア・キヤリア
JPH0227724A (ja) 化合物半導体のエッチング方法及び装置
JP2006310702A (ja) 基板支持方法および半導体基板
KR20030056702A (ko) 실리콘 웨이퍼 에칭장치
JP3184550B2 (ja) 気相成長方法及びその装置
JPH07297168A (ja) エッチング装置