JPS6325425B2 - - Google Patents
Info
- Publication number
- JPS6325425B2 JPS6325425B2 JP55162176A JP16217680A JPS6325425B2 JP S6325425 B2 JPS6325425 B2 JP S6325425B2 JP 55162176 A JP55162176 A JP 55162176A JP 16217680 A JP16217680 A JP 16217680A JP S6325425 B2 JPS6325425 B2 JP S6325425B2
- Authority
- JP
- Japan
- Prior art keywords
- recording
- output
- clock
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 claims description 11
- 230000010355 oscillation Effects 0.000 claims 5
- 238000010586 diagram Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000005236 sound signal Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/86—Re-recording, i.e. transcribing information from one magnetisable record carrier on to one or more similar or dissimilar record carriers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/02—Editing, e.g. varying the order of information signals recorded on, or reproduced from, record carriers
- G11B27/031—Electronic editing of digitised analogue information signals, e.g. audio or video signals
- G11B27/032—Electronic editing of digitised analogue information signals, e.g. audio or video signals on tapes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/90—Tape-like record carriers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/90—Tape-like record carriers
- G11B2220/91—Helical scan format, wherein tracks are slightly tilted with respect to tape direction, e.g. VHS, DAT, DVC, AIT or exabyte
- G11B2220/913—Digital audio tape [DAT] format
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】
本発明は、PCM信号記録システムに関し、特
に再生されたデータを記録側に転送するコピー動
作時の同期回路に関する。
に再生されたデータを記録側に転送するコピー動
作時の同期回路に関する。
近年、VTRやビデオデイスクなどを利用して
オーデイオ信号等のアナログ信号をデジタル符号
化して記録媒体に記録しあるいは再生するシステ
ムが発表されている。このような記録再生システ
ムは、PCM録音再生方式と称され、雑音、歪、
ワウフラツタ等に関し大幅な改善を図ることがで
きる特長に加えて、高品質のコピー（ダビングと
も称される）を行なえる利点を備えている。従来
のアナログ式の録音機は、コピーを行う毎に音質
劣化があり、高品質のコピーは、一般に困難であ
る。これに対してPCM方式では、デジタル信号
でコピーすることにより劣下の全くないコピーが
可能であり、また一般には、データ訂正機能を有
しているため、エラー訂正処理がなされた再生デ
ジタル出力を記録することができ、高品質のコピ
ーを行なうことができる。
オーデイオ信号等のアナログ信号をデジタル符号
化して記録媒体に記録しあるいは再生するシステ
ムが発表されている。このような記録再生システ
ムは、PCM録音再生方式と称され、雑音、歪、
ワウフラツタ等に関し大幅な改善を図ることがで
きる特長に加えて、高品質のコピー（ダビングと
も称される）を行なえる利点を備えている。従来
のアナログ式の録音機は、コピーを行う毎に音質
劣化があり、高品質のコピーは、一般に困難であ
る。これに対してPCM方式では、デジタル信号
でコピーすることにより劣下の全くないコピーが
可能であり、また一般には、データ訂正機能を有
しているため、エラー訂正処理がなされた再生デ
ジタル出力を記録することができ、高品質のコピ
ーを行なうことができる。
このようなPCM録音機のコピー動作において
は、再生部と記録部との間でデジタルデータの送
受がなされるので、両者の同期化が必要となる。
本発明は、この同期化に関し、ノイズの影響を防
止でき、IC化に好適な構成の提供を目的とする
ものである。
は、再生部と記録部との間でデジタルデータの送
受がなされるので、両者の同期化が必要となる。
本発明は、この同期化に関し、ノイズの影響を防
止でき、IC化に好適な構成の提供を目的とする
ものである。
本発明は、家庭用の回転２ヘツド形VTRを改
造せずに、これに対してアダプタ構成のPCMプ
ロセツサを付加することにより、オーデイオ
PCM録音再生装置を構成する装置に対して適用
することができる。かかるPCMアダプタでは、
オーデイオPCMデータをテレビジヨン信号と同
様の信号形態に変換するようにしており、既に第
１図に示すような標準フオーマツトが発表されて
いる。
造せずに、これに対してアダプタ構成のPCMプ
ロセツサを付加することにより、オーデイオ
PCM録音再生装置を構成する装置に対して適用
することができる。かかるPCMアダプタでは、
オーデイオPCMデータをテレビジヨン信号と同
様の信号形態に変換するようにしており、既に第
１図に示すような標準フオーマツトが発表されて
いる。
第１図Ａは、１水平区間１Ｈに挿入されるデー
タブロツクを示し、同図Ｂは、１Ｈに挿入される
コントロールブロツクを示す。２チヤンネルのオ
ーデイオ信号の夫々が（fs＝44.056KHz）でもつ
てサンプリングされ、各14ビツトのデータワード
Ai，Biに変換される。１ブロツク中には、６ワ
ードのデータワードとエラー訂正用の２ワードの
チエツクワードPi，Qiとこの計８ワードのデー
タのエラーの有無を検出する16ビツトのCRCコ
ードとが含まれている。したがつて１ブロツクの
長さは、128ビツトとなる。エラー訂正用のチエ
ツクワードPi，Qiは、６ワードのデータワード
に関して形成され、また、ワード単位のインタリ
ーブが施されている。第１図Ａにおいて、各ワー
ドに付されたサフイツクスは、単位遅延量をＤ
（ブロツク）としたときのインターリーブ関係を
示している。第１図Ｂに示されるコントロールブ
ロツクは、56ビツトの頭出し信号と14ビツトの内
容識別信号と28ビツトのアドレス信号と14ビツト
のコントロール信号とこれらのエラー検出のため
の16ビツトのCRCコードから構成されている。
タブロツクを示し、同図Ｂは、１Ｈに挿入される
コントロールブロツクを示す。２チヤンネルのオ
ーデイオ信号の夫々が（fs＝44.056KHz）でもつ
てサンプリングされ、各14ビツトのデータワード
Ai，Biに変換される。１ブロツク中には、６ワ
ードのデータワードとエラー訂正用の２ワードの
チエツクワードPi，Qiとこの計８ワードのデー
タのエラーの有無を検出する16ビツトのCRCコ
ードとが含まれている。したがつて１ブロツクの
長さは、128ビツトとなる。エラー訂正用のチエ
ツクワードPi，Qiは、６ワードのデータワード
に関して形成され、また、ワード単位のインタリ
ーブが施されている。第１図Ａにおいて、各ワー
ドに付されたサフイツクスは、単位遅延量をＤ
（ブロツク）としたときのインターリーブ関係を
示している。第１図Ｂに示されるコントロールブ
ロツクは、56ビツトの頭出し信号と14ビツトの内
容識別信号と28ビツトのアドレス信号と14ビツト
のコントロール信号とこれらのエラー検出のため
の16ビツトのCRCコードから構成されている。
第１図Ｃに示すように、水平同期信号HDで規
定される１Ｈ（168ビツト）内に128ビツトの１ブ
ロツクから成るPCMデータが挿入され、その頭
にデータ同期信号が付加されると共に、その後に
白基準信号が付加される。また、第１図Ｄに示す
ように、１フイールド１Ｖ内の計9H（偶数フイー
ルドのときは9.5H）の等化パルス区間及び垂直
同期信号VD区間とヘツド切替タイミングが含ま
れる7.5H（偶数フイールドのときは7H）の区間
とを除く245Hがデータ区間とされ、斜線図示の
ように、最初の１Ｈにコントロールブロツクが挿
入される。
定される１Ｈ（168ビツト）内に128ビツトの１ブ
ロツクから成るPCMデータが挿入され、その頭
にデータ同期信号が付加されると共に、その後に
白基準信号が付加される。また、第１図Ｄに示す
ように、１フイールド１Ｖ内の計9H（偶数フイー
ルドのときは9.5H）の等化パルス区間及び垂直
同期信号VD区間とヘツド切替タイミングが含ま
れる7.5H（偶数フイールドのときは7H）の区間
とを除く245Hがデータ区間とされ、斜線図示の
ように、最初の１Ｈにコントロールブロツクが挿
入される。
第２図は、上述のようなPCMアダプタに関し、
主として記録用クロツク発生部と再生用クロツク
発生部の各構成を示している。第２図において１
ａ，１ｂで示す入力端子からの２チヤンネルのオ
ーデイオ信号がローパスフイールド２ａ，２ｂで
帯域制限され、サンプリングホールド回路３ａ，
３ｂにて特定周波数でサンプリングされ、サンプ
ル出力がA/Dコンバータ４に供給され、各チヤ
ンネルの１サンプルが14ビツトに変換される。
Ａ／Ｄコンバータ４からのPCMデータがスイツチ
５のノーマル側端子６Ｎを介して記録回路７に供
給され、ビデオ出力端子８には、第１図に示すよ
うなフオーマツトのビデオ信号が現れ、これが
VTRのビデオ入力端子に供給される。記録回路
７は、エラー訂正エンコーダ、インターリーブ及
び時間軸圧縮用のメモリー、CRC付加回路など
を備えている。
主として記録用クロツク発生部と再生用クロツク
発生部の各構成を示している。第２図において１
ａ，１ｂで示す入力端子からの２チヤンネルのオ
ーデイオ信号がローパスフイールド２ａ，２ｂで
帯域制限され、サンプリングホールド回路３ａ，
３ｂにて特定周波数でサンプリングされ、サンプ
ル出力がA/Dコンバータ４に供給され、各チヤ
ンネルの１サンプルが14ビツトに変換される。
Ａ／Ｄコンバータ４からのPCMデータがスイツチ
５のノーマル側端子６Ｎを介して記録回路７に供
給され、ビデオ出力端子８には、第１図に示すよ
うなフオーマツトのビデオ信号が現れ、これが
VTRのビデオ入力端子に供給される。記録回路
７は、エラー訂正エンコーダ、インターリーブ及
び時間軸圧縮用のメモリー、CRC付加回路など
を備えている。
記録時には、水晶発振器９で発生した周波数fs
のマスタークロツクMKがスイツチ１０のノーマ
ル側端子１１Ｎを介してカウンタ１２，１３に供
給される。カウンタ１３の分周出力がカウンタ１
４で分周される。カウンタ１２，１３の夫々から
周波数fa，fbのビツトクロツクBKa，BKbが発生
し、カウンタ１４からワードクロツクの1/2の周
波数fcの２ワードクロツクWKが発生する。ビツ
トクロツクBKaが記録回路７のリード側ビツト
クロツクとして用いられ、周波数fb（＜fa）のビ
ツトクロツクBKbが記録回路７のライト側ビツ
トクロツクとして用いられる。A/Dコンバータ
４には、このビツトクロツクBKbと２ワードク
ロツクWKとが供給される。
のマスタークロツクMKがスイツチ１０のノーマ
ル側端子１１Ｎを介してカウンタ１２，１３に供
給される。カウンタ１３の分周出力がカウンタ１
４で分周される。カウンタ１２，１３の夫々から
周波数fa，fbのビツトクロツクBKa，BKbが発生
し、カウンタ１４からワードクロツクの1/2の周
波数fcの２ワードクロツクWKが発生する。ビツ
トクロツクBKaが記録回路７のリード側ビツト
クロツクとして用いられ、周波数fb（＜fa）のビ
ツトクロツクBKbが記録回路７のライト側ビツ
トクロツクとして用いられる。A/Dコンバータ
４には、このビツトクロツクBKbと２ワードク
ロツクWKとが供給される。
また、PCMアダプタのビデオ入力端子１８に
対してVTRのビデオ出力端子に現れる再生信号
が供給され、波形整形回路１９を介してPCMデ
ータ及び同期分離回路２０に供給される。ここで
分離されたデータが再生回路２１に供給され、分
離された垂直同期信号VDが位相比較器２５に供
給される。再生回路２１は、CRCチエツク回路、
時間軸伸長及びデインターリーブ用のメモリー、
エラー訂正デコーダなどを備えており、再生回路
２１の出力データがD/Aコンバータ２２に供給
され、各チヤンネルのアナログ出力がローパスフ
イルタ２３ａ，２３ｂを介して出力端子２４ａ，
２４ｂに取り出される。
対してVTRのビデオ出力端子に現れる再生信号
が供給され、波形整形回路１９を介してPCMデ
ータ及び同期分離回路２０に供給される。ここで
分離されたデータが再生回路２１に供給され、分
離された垂直同期信号VDが位相比較器２５に供
給される。再生回路２１は、CRCチエツク回路、
時間軸伸長及びデインターリーブ用のメモリー、
エラー訂正デコーダなどを備えており、再生回路
２１の出力データがD/Aコンバータ２２に供給
され、各チヤンネルのアナログ出力がローパスフ
イルタ２３ａ，２３ｂを介して出力端子２４ａ，
２４ｂに取り出される。
再生クロツク発生部は、位相比較器２５の比較
出力がローパスフイルタ２６を介して制御電圧と
して供給されるVCO（電圧制御形発振器）２７
と、カウンタ２８，２９，３０，３１とにより構
成されている。VCO２７は、周波数fs′の再生側
マスタークロツクMK′を発生し、カウンタ２８
は、このマスタークロツクを１／Naに分周し、周波 数fa′のビツトクロツクBKa′を発生し、カウンタ
２９は、このマスタークロツクを１／Nbに分周し、 周波数fb′のビツトクロツクBKb′を発生する。ま
た、ビツトクロツクBKb′がカウンタ３０により
１／Ncに分周され、周波数fc′の２ワードクロツク WK′が形成され、更に、カウンタ３１により
WK′が１／Ndに分周され、フイールド周波数fd′の 信号が形成され、これが位相比較器２５に供給さ
れる。このようなPLL構成によつて再生信号に
同期した各クロツクが得られる。ビツトクロツク
BKa′が再生回路２１のライト側ビツトクロツク
として用いられ、周波数fb′（＜fa′）のビツトク
ロツクBKb′が再生回路２１のリード側ビツトク
ロツクとして用いられる。
出力がローパスフイルタ２６を介して制御電圧と
して供給されるVCO（電圧制御形発振器）２７
と、カウンタ２８，２９，３０，３１とにより構
成されている。VCO２７は、周波数fs′の再生側
マスタークロツクMK′を発生し、カウンタ２８
は、このマスタークロツクを１／Naに分周し、周波 数fa′のビツトクロツクBKa′を発生し、カウンタ
２９は、このマスタークロツクを１／Nbに分周し、 周波数fb′のビツトクロツクBKb′を発生する。ま
た、ビツトクロツクBKb′がカウンタ３０により
１／Ncに分周され、周波数fc′の２ワードクロツク WK′が形成され、更に、カウンタ３１により
WK′が１／Ndに分周され、フイールド周波数fd′の 信号が形成され、これが位相比較器２５に供給さ
れる。このようなPLL構成によつて再生信号に
同期した各クロツクが得られる。ビツトクロツク
BKa′が再生回路２１のライト側ビツトクロツク
として用いられ、周波数fb′（＜fa′）のビツトク
ロツクBKb′が再生回路２１のリード側ビツトク
ロツクとして用いられる。
上述の構成のPCMアダプタと２台のVTRとを
用いてコピー動作が行なわれる。コピー動作時に
は、記録側に設けられているスイツチ５，１０が
コピー側端子６Ｃ，１１Ｃに接続され、一方の
VTRの再生出力が再生側のビデオ入力端子１８
から供給され、再生回路２１から現れるエラー訂
正されたビツトシリアルのデータがスイツチを介
して記録回路７に供給され、出力端子８に現れる
ビデオ信号が他方のVTRによつて記録される。
したがつて記録回路７におけるデータ処理を行な
うためのクロツクは、再生回路２１から送られる
データと同期している必要がある。
用いてコピー動作が行なわれる。コピー動作時に
は、記録側に設けられているスイツチ５，１０が
コピー側端子６Ｃ，１１Ｃに接続され、一方の
VTRの再生出力が再生側のビデオ入力端子１８
から供給され、再生回路２１から現れるエラー訂
正されたビツトシリアルのデータがスイツチを介
して記録回路７に供給され、出力端子８に現れる
ビデオ信号が他方のVTRによつて記録される。
したがつて記録回路７におけるデータ処理を行な
うためのクロツクは、再生回路２１から送られる
データと同期している必要がある。
従来では、第２図に示すように、スイツチ１０
を切替えることによつて位相比較器１５、ローパ
スフイルタ１６、VCO１７、カウンタ１３，１
４からなるアナログPLL回路を構成し、位相比
較器１５において再生側及び記録側の２ワードク
ロツクWK′及びWKを位相比較し、送られてきた
データと同期するマスタークロツクをVCO１７
から発生させる構成としていた。
を切替えることによつて位相比較器１５、ローパ
スフイルタ１６、VCO１７、カウンタ１３，１
４からなるアナログPLL回路を構成し、位相比
較器１５において再生側及び記録側の２ワードク
ロツクWK′及びWKを位相比較し、送られてきた
データと同期するマスタークロツクをVCO１７
から発生させる構成としていた。
コピー動作時には、ビツトシリアルでデータの
送受を行なつている関係から記録側及び再生側の
クロツクを高精度に同期させる必要がある。その
ため、ローパスフイルタ１６の出力を増幅する直
流アンプのゲインが大きくされており、したがつ
て微小ノイズでも増幅されてしまい、VCO１７
がこのノイズに影響され、位相ロツクが外れる誤
動作が生じやすい問題点があつた。このように、
位相ロツクが外れると、データを正しく転送する
ことができなくなり、コピーされた磁気テープを
再生するときに、異音が発生してしまう。また、
ローパスフイルタ１６、VCO１７などは、IC化
した場合、外付のコンデンサを必要とするので、
IC化に適していなかつた。
送受を行なつている関係から記録側及び再生側の
クロツクを高精度に同期させる必要がある。その
ため、ローパスフイルタ１６の出力を増幅する直
流アンプのゲインが大きくされており、したがつ
て微小ノイズでも増幅されてしまい、VCO１７
がこのノイズに影響され、位相ロツクが外れる誤
動作が生じやすい問題点があつた。このように、
位相ロツクが外れると、データを正しく転送する
ことができなくなり、コピーされた磁気テープを
再生するときに、異音が発生してしまう。また、
ローパスフイルタ１６、VCO１７などは、IC化
した場合、外付のコンデンサを必要とするので、
IC化に適していなかつた。
本発明は、かかる従来の問題点の解決を図るも
のである。
のである。
第３図に本発明の一実施例が示されている。ノ
ーマル時の記録動作及び再生動作は、従来と同様
に独立に行なわれる。スイツチ５が切替えられて
再生回路２１からのデータがコピー側端子６Ｃを
介して記録回路７に供給されるコピー動作時に
は、再生側のVCO２７から発生したマスターク
ロツクMK′がスイツチ１０のコピー側端子１１
Ｃを介してカウンタ１２，１３に供給される。
VCO２７は、カウンタ２９，３０，３１、位相
比較器２５、ローパスフイルタ２６と共にPLL
回路を構成している。また、デジタル位相比較器
３２が設けられ、この比較出力によつてカウンタ
２９の分周比が（１／Nb＋１、１／Nb、１／Nb−１）の ３通りに切り替えられる。位相比較器３２に関連
して切替スイツチ３３が設けられており、コピー
動作時にだけ位相比較器３２が分周比を変化させ
る制御出力を発生し、それ以外では、制御出力が
発生せず、カウンタ２９の分周比が１／Nbに固定さ れる。位相比較器３２に対しては、カウンタ３０
から現れる再生側の２ワードクロツクWK′とカ
ウンタ１４から現れる記録側の２ワードクロツク
WKとが供給され、両者の位相差によつて上述の
ようにカウンタ２９の分周比を変える制御出力が
発生する。カウンタ２９の分周比が１／Nbのときの ビツトクロツクBKb′の周波数fb′を基準にする
と、これが１／Nb＋１のときでは、その周波数が下 がり、これが１／Nb−１のときでは、その周波数が 上がる。つまり、第３図に示す本発明の一実施例
は、記録側を基準として再生側の２ワードクロツ
クWK′及びリード側ビツトクロツクBKb′の位相
を制御する構成である。
ーマル時の記録動作及び再生動作は、従来と同様
に独立に行なわれる。スイツチ５が切替えられて
再生回路２１からのデータがコピー側端子６Ｃを
介して記録回路７に供給されるコピー動作時に
は、再生側のVCO２７から発生したマスターク
ロツクMK′がスイツチ１０のコピー側端子１１
Ｃを介してカウンタ１２，１３に供給される。
VCO２７は、カウンタ２９，３０，３１、位相
比較器２５、ローパスフイルタ２６と共にPLL
回路を構成している。また、デジタル位相比較器
３２が設けられ、この比較出力によつてカウンタ
２９の分周比が（１／Nb＋１、１／Nb、１／Nb−１）の ３通りに切り替えられる。位相比較器３２に関連
して切替スイツチ３３が設けられており、コピー
動作時にだけ位相比較器３２が分周比を変化させ
る制御出力を発生し、それ以外では、制御出力が
発生せず、カウンタ２９の分周比が１／Nbに固定さ れる。位相比較器３２に対しては、カウンタ３０
から現れる再生側の２ワードクロツクWK′とカ
ウンタ１４から現れる記録側の２ワードクロツク
WKとが供給され、両者の位相差によつて上述の
ようにカウンタ２９の分周比を変える制御出力が
発生する。カウンタ２９の分周比が１／Nbのときの ビツトクロツクBKb′の周波数fb′を基準にする
と、これが１／Nb＋１のときでは、その周波数が下 がり、これが１／Nb−１のときでは、その周波数が 上がる。つまり、第３図に示す本発明の一実施例
は、記録側を基準として再生側の２ワードクロツ
クWK′及びリード側ビツトクロツクBKb′の位相
を制御する構成である。
これと異なり、デジタル位相比較器３２を記録
側に設け、記録側のカウンタ２９の分周比を制御
するようにしても良い。但し、本発明の一実施例
のように、再生側に位相比較器３２を設けると、
次の利点がある。第１に、他の機器のオーデイオ
PCM信号と再生データとをミキシングして記録
する場合などには、記録側が一般に中心となるた
め、記録側クロツク発生用のカウンタの分周比
は、固定であることが好ましい。第２に、A/D
コンバータ４の出力データと再生データとをミキ
シングする場合、記録側の各クロツクのジツタを
少なくする必要がある。
側に設け、記録側のカウンタ２９の分周比を制御
するようにしても良い。但し、本発明の一実施例
のように、再生側に位相比較器３２を設けると、
次の利点がある。第１に、他の機器のオーデイオ
PCM信号と再生データとをミキシングして記録
する場合などには、記録側が一般に中心となるた
め、記録側クロツク発生用のカウンタの分周比
は、固定であることが好ましい。第２に、A/D
コンバータ４の出力データと再生データとをミキ
シングする場合、記録側の各クロツクのジツタを
少なくする必要がある。
更に、本発明の一実施例におけるデジタル位相
比較器３２による同期化回路の具体的一例につい
て第４図及び第５図を参照して説明する。
比較器３２による同期化回路の具体的一例につい
て第４図及び第５図を参照して説明する。
この例では、カウンタ２９が４ビツトの同期形
プリセツタブルバイナリカウンタの構成とされ、
カウンタ３０が４ビツトの同期形バイナリカウン
タの構成とされている。カウンタ２９，３０のク
ロツク入力として、端子３４から再生側のマスタ
ークロツクMK′が供給され、カウンタ２９のキ
ヤリー出力CAがカウンタ３０の入力とされ、カ
ウンタ２９の出力端子QDにビツトクロツク
BKb′が現れ、カウンタ３０の出力端子QDに２ワ
ードクロツクWK′が現れる。この例では、（Nb
＝15）（Nc＝16）とされており、カウンタ２９に
対するプリセツト入力（abcd）によつてカウン
タ２９の分周比を変えている。（abcd）が
（0000）で（Nb＝16）、（abcd）が（1000）で
（Nb＝15）、（abcd）が（0100）で（Nb＝14）と
なる。カウンタ２９のキヤリー出力CAがそのロ
ード端子LDに加わり、所定のプリセツト入力が
ロードされる。
プリセツタブルバイナリカウンタの構成とされ、
カウンタ３０が４ビツトの同期形バイナリカウン
タの構成とされている。カウンタ２９，３０のク
ロツク入力として、端子３４から再生側のマスタ
ークロツクMK′が供給され、カウンタ２９のキ
ヤリー出力CAがカウンタ３０の入力とされ、カ
ウンタ２９の出力端子QDにビツトクロツク
BKb′が現れ、カウンタ３０の出力端子QDに２ワ
ードクロツクWK′が現れる。この例では、（Nb
＝15）（Nc＝16）とされており、カウンタ２９に
対するプリセツト入力（abcd）によつてカウン
タ２９の分周比を変えている。（abcd）が
（0000）で（Nb＝16）、（abcd）が（1000）で
（Nb＝15）、（abcd）が（0100）で（Nb＝14）と
なる。カウンタ２９のキヤリー出力CAがそのロ
ード端子LDに加わり、所定のプリセツト入力が
ロードされる。
また、３５，３６の夫々は、位相比較用のＤフ
リツプフロツプであり、各フリツプフロツプ３
５，３６のクロツク入力としてカウンタ３０の出
力端子QDに現れる２ワードクロツクWK′が供給
される。フリツプフロツプ35のデータ入力とし
て、端子３７から記録側の２ワードクロツクWK
が供給され、フリツプフロツプ３６のデータ入力
として、インバータ３８で反転された２ワードク
ロツクが供給される。フリツプフロツプ３
５，３６の各クリア端子にANDゲート３９，４
０の出力が供給される。ANDゲート３９，４０
の出力が“１”（高レベル）でフリツプフロツプ
３５，３６が動作状態となり、これらの出力が
“０”（低レベル）でフリツプフロツプ３５，３６
がクリア状態となる。
リツプフロツプであり、各フリツプフロツプ３
５，３６のクロツク入力としてカウンタ３０の出
力端子QDに現れる２ワードクロツクWK′が供給
される。フリツプフロツプ35のデータ入力とし
て、端子３７から記録側の２ワードクロツクWK
が供給され、フリツプフロツプ３６のデータ入力
として、インバータ３８で反転された２ワードク
ロツクが供給される。フリツプフロツプ３
５，３６の各クリア端子にANDゲート３９，４
０の出力が供給される。ANDゲート３９，４０
の出力が“１”（高レベル）でフリツプフロツプ
３５，３６が動作状態となり、これらの出力が
“０”（低レベル）でフリツプフロツプ３５，３６
がクリア状態となる。
ANDゲート３９には、スイツチ３３によつて
コピー動作時に“１”となる信号と制御用のＤフ
リツプフロツプ４１の出力端子Q3の出力とが供
給され、またANDゲート４０には、ANDゲート
３９の出力とフリツプフロツプ３５の出力端子
Q1の出力とが供給される。更に、フリツプフロ
ツプ３５の出力端子Q1及びフリツプフロツプ３
６の出力端子Q2の出力がNORゲート４２に供給
される。カウンタ２９のプリセツト入力ａとして
NORゲート４２の出力が供給され、そのプリセ
ツト入力ｂとしてフリツプフロツプ３５の出力端
子Q1の出力が供給される。NORゲート４２の出
力は、フリツプフロツプ４１のデータ入力とさ
れ、そのクロツク入力としてインバータ４３によ
り反転されたキヤリー出力が供給される。
コピー動作時に“１”となる信号と制御用のＤフ
リツプフロツプ４１の出力端子Q3の出力とが供
給され、またANDゲート４０には、ANDゲート
３９の出力とフリツプフロツプ３５の出力端子
Q1の出力とが供給される。更に、フリツプフロ
ツプ３５の出力端子Q1及びフリツプフロツプ３
６の出力端子Q2の出力がNORゲート４２に供給
される。カウンタ２９のプリセツト入力ａとして
NORゲート４２の出力が供給され、そのプリセ
ツト入力ｂとしてフリツプフロツプ３５の出力端
子Q1の出力が供給される。NORゲート４２の出
力は、フリツプフロツプ４１のデータ入力とさ
れ、そのクロツク入力としてインバータ４３によ
り反転されたキヤリー出力が供給される。
２ワードクロツクWKに対して２ワードクロツ
クWK′の位相が遅れているときには、フリツプ
フロツプ３５の出力端子Q1に“１”の検出出力
が現れ、これと逆に２ワードクロツクWKに対し
てWK′の位相が進んでいるときには、フリツプ
フロツプ３６の出力端子Q2に“１”の検出出力
が現れる。また、カウンタ２９のキヤリー出力
CAをカウンタ３０が1/16に分周して２ワードク
ロツクWK′が発生するが、カウンタ２９の分周
比を変える制御は、２ワードクロツクWK′の１
周期のうちで１回だけ行なわれる。その制御は、
フリツプフロツプ４１によつてなされる。つま
り、コピー動作中のフリツプフロツプ４１の出力
端子Q3の出力が“１”の間で、フリツプフロツ
プ３５又は３６による位相比較動作が行なわれ
る。
クWK′の位相が遅れているときには、フリツプ
フロツプ３５の出力端子Q1に“１”の検出出力
が現れ、これと逆に２ワードクロツクWKに対し
てWK′の位相が進んでいるときには、フリツプ
フロツプ３６の出力端子Q2に“１”の検出出力
が現れる。また、カウンタ２９のキヤリー出力
CAをカウンタ３０が1/16に分周して２ワードク
ロツクWK′が発生するが、カウンタ２９の分周
比を変える制御は、２ワードクロツクWK′の１
周期のうちで１回だけ行なわれる。その制御は、
フリツプフロツプ４１によつてなされる。つま
り、コピー動作中のフリツプフロツプ４１の出力
端子Q3の出力が“１”の間で、フリツプフロツ
プ３５又は３６による位相比較動作が行なわれ
る。
第５図を参照して更に詳述すると、第５図Ａ
は、マスタークロツクMK′を示す。ノーマル時
には、ANDゲート３９の出力が“０”でフリツ
プフロツプ３５，３６はクリアされており、
NORゲート４２の出力は、常に“１”である。
したがつてカウンタ２９のプリセツト入力
（abcd）は、常に（1000）である。カウンタ２９
は、同期形プリセツタブルカウンタであるため、
その出力端子QA〜QDが全て“１”になると、キ
ヤリー出力CAが“１”となり、次のマスターク
ロツクMK′でプリセツト入力がロードされる。
上述のノーマル時のカウンタ２９の分周比は、
（１／15）となる。また、フリツプフロツプ４１の出 力端子Q3の出力も“１”である。
は、マスタークロツクMK′を示す。ノーマル時
には、ANDゲート３９の出力が“０”でフリツ
プフロツプ３５，３６はクリアされており、
NORゲート４２の出力は、常に“１”である。
したがつてカウンタ２９のプリセツト入力
（abcd）は、常に（1000）である。カウンタ２９
は、同期形プリセツタブルカウンタであるため、
その出力端子QA〜QDが全て“１”になると、キ
ヤリー出力CAが“１”となり、次のマスターク
ロツクMK′でプリセツト入力がロードされる。
上述のノーマル時のカウンタ２９の分周比は、
（１／15）となる。また、フリツプフロツプ４１の出 力端子Q3の出力も“１”である。
ここで、スイツチ３３をコピー側にすると、
ANDゲート３９の出力が“１”となり、したが
つてANDゲート４０の出力も“１”となり、フ
リツプフロツプ３５，３６が動作状態となる。一
例として、第５図Ｂ及び同図Ｃに示すように、２
ワードクロツクWKに対して２ワードクロツク
WK′の位相が遅れていると、WK′の立上りで
WKがサンプリングされ、第５図Ｆに示すよう
に、フリツプフロツプ３５の出力端子Q1が“１”
となる。したがつてNORゲート４２の出力に発
生するプリセツト入力ａが第５図Ｈに示すよう
に、“０”となる。第５図Ｄに示す出力がカウン
タ２９の出力端子QA〜QDに発生し、出力端子QD
の出力がビツトクロツクBKb′として取り出され
る。NORゲート４２の出力が“０”となると、
カウンタ２９のプリセツト入力は、（0100）とな
り、その後にキヤリー出力CAが“１”となり、
次のマスタークロツクMK′でこのプリセツト入
力がロードされ、カウンタ２９の出力端子QA〜
QDにこのプリセツト入力と一致した出力が現れ
る。また、キヤリー出力CAの立下りによつて
NORゲート４２の出力（“０”）がフリツプフロ
ツプ４１にセツトされるため、その出力端子Q3
の出力が第５図Ｇに示すように“０”となり、こ
れによつてANDゲート３９の出力が“０”とな
りフリツプフロツプ３５，３６がクリアされる。
したがつてフリツプフロツプ３５の出力端子Q1
の出力（第５図Ｆ）が“０”となり、NORゲー
ト４２の出力（第５図Ｈ）が“１”となる。この
ようにして、（0100）のプリセツト入力がロード
されることで、カウンタ２９が14分周動作を１回
行ない、次のキヤリー出力CAによつて（1000）
のプリセツト入力がロードされることで、15分周
動作を行なう状態に戻る。マスタークロツク
MK′の（14＋（15×15）＝239クロツク）で１サイ
クルの動作が行なわれ、２ワードクロツク
WK′の位相がマスタークロツクMK′の１クロツ
ク分進められる。
ANDゲート３９の出力が“１”となり、したが
つてANDゲート４０の出力も“１”となり、フ
リツプフロツプ３５，３６が動作状態となる。一
例として、第５図Ｂ及び同図Ｃに示すように、２
ワードクロツクWKに対して２ワードクロツク
WK′の位相が遅れていると、WK′の立上りで
WKがサンプリングされ、第５図Ｆに示すよう
に、フリツプフロツプ３５の出力端子Q1が“１”
となる。したがつてNORゲート４２の出力に発
生するプリセツト入力ａが第５図Ｈに示すよう
に、“０”となる。第５図Ｄに示す出力がカウン
タ２９の出力端子QA〜QDに発生し、出力端子QD
の出力がビツトクロツクBKb′として取り出され
る。NORゲート４２の出力が“０”となると、
カウンタ２９のプリセツト入力は、（0100）とな
り、その後にキヤリー出力CAが“１”となり、
次のマスタークロツクMK′でこのプリセツト入
力がロードされ、カウンタ２９の出力端子QA〜
QDにこのプリセツト入力と一致した出力が現れ
る。また、キヤリー出力CAの立下りによつて
NORゲート４２の出力（“０”）がフリツプフロ
ツプ４１にセツトされるため、その出力端子Q3
の出力が第５図Ｇに示すように“０”となり、こ
れによつてANDゲート３９の出力が“０”とな
りフリツプフロツプ３５，３６がクリアされる。
したがつてフリツプフロツプ３５の出力端子Q1
の出力（第５図Ｆ）が“０”となり、NORゲー
ト４２の出力（第５図Ｈ）が“１”となる。この
ようにして、（0100）のプリセツト入力がロード
されることで、カウンタ２９が14分周動作を１回
行ない、次のキヤリー出力CAによつて（1000）
のプリセツト入力がロードされることで、15分周
動作を行なう状態に戻る。マスタークロツク
MK′の（14＋（15×15）＝239クロツク）で１サイ
クルの動作が行なわれ、２ワードクロツク
WK′の位相がマスタークロツクMK′の１クロツ
ク分進められる。
上述の説明と異なり、第５図Ｂにおいて破線図
示のように、２ワードクロツクWKに対して
WK′の位相が進んでいるとすると、WK′の立上
りで（＝“１”）がサンプリングされるので、
フリツプフロツプ３６の出力端子Q2が第５図Ｉ
に示すように、“１”となる。したがつてNORゲ
ート４２の出力が“０”となる。また、WK′の
立上りでWKは“０”であるため、フリツプフロ
ツプ３５の出力端子Q1の出力は“０”である。
このため、プリセツト入力（abcd）は、（0000）
となり、次にキヤリー出力CAが“１”となつて
から、マスタークロツクMK′に同期してロード
される。したがつてカウンタ２９は、16分周動作
を行ない、次にフリツプフロツプ４１の出力端子
Q3の出力が“０”となることで、15分周動作を
行なう状態に戻る。マスタークロツクMK′の
（16＋（15×15）＝241クロツク）で１サイクルの動
作が行なわれ、２ワードクロツクWK′の位相が
マスタークロツクMK′の１クロツク分遅らされ
る。
示のように、２ワードクロツクWKに対して
WK′の位相が進んでいるとすると、WK′の立上
りで（＝“１”）がサンプリングされるので、
フリツプフロツプ３６の出力端子Q2が第５図Ｉ
に示すように、“１”となる。したがつてNORゲ
ート４２の出力が“０”となる。また、WK′の
立上りでWKは“０”であるため、フリツプフロ
ツプ３５の出力端子Q1の出力は“０”である。
このため、プリセツト入力（abcd）は、（0000）
となり、次にキヤリー出力CAが“１”となつて
から、マスタークロツクMK′に同期してロード
される。したがつてカウンタ２９は、16分周動作
を行ない、次にフリツプフロツプ４１の出力端子
Q3の出力が“０”となることで、15分周動作を
行なう状態に戻る。マスタークロツクMK′の
（16＋（15×15）＝241クロツク）で１サイクルの動
作が行なわれ、２ワードクロツクWK′の位相が
マスタークロツクMK′の１クロツク分遅らされ
る。
以上のようにして、記録側の２ワードクロツク
WKに対して再生側の２ワードクロツクWK′が同
期するまで、カウンタ２９の分周比を制御する動
作が行なわれる。また、カウンタ２９の出力端子
QDから取り出されるビツトクロツクBKb′は、分
周比Nbが変えられたときにだけ、±１／15〔％〕の ジツタをもつが、その量が小さいので、再生回路
２１におけるデータ処理上で特に問題を生じな
い。
WKに対して再生側の２ワードクロツクWK′が同
期するまで、カウンタ２９の分周比を制御する動
作が行なわれる。また、カウンタ２９の出力端子
QDから取り出されるビツトクロツクBKb′は、分
周比Nbが変えられたときにだけ、±１／15〔％〕の ジツタをもつが、その量が小さいので、再生回路
２１におけるデータ処理上で特に問題を生じな
い。
また、上述の本発明の一実施例においては、デ
ジタル的位相比較器３２をコピー時にだけ動作さ
せるためのスイツチ３３を設けているが、このス
イツチ３３を省略した構成例を第６図に示す。第
６図において、４４は、２ワードクロツクWKが
クロツク入力端子に供給され、WKの１周期をこ
える遅延時間をもつリトリガブル単安定マルチバ
イブレータを示し、４５は、記録側に設けられ、
コピー時にのみワードクロツクWKを再生側の端
子３７に供給するスイツチである。単安定マルチ
バイブレータ４４は、スイツチ４５を介して２ワ
ードクロツクWKが供給されるコピー時に、その
出力端子に“１”の出力を発生し、ANDゲート
３９に供給する。第６図では図示されない他の部
分の構成は、第４図と同様である。このように、
スイツチ３３を省略した構成によれば、位相比較
器３２をLSI化する場合の端子数を１個減少させ
ることができる。
ジタル的位相比較器３２をコピー時にだけ動作さ
せるためのスイツチ３３を設けているが、このス
イツチ３３を省略した構成例を第６図に示す。第
６図において、４４は、２ワードクロツクWKが
クロツク入力端子に供給され、WKの１周期をこ
える遅延時間をもつリトリガブル単安定マルチバ
イブレータを示し、４５は、記録側に設けられ、
コピー時にのみワードクロツクWKを再生側の端
子３７に供給するスイツチである。単安定マルチ
バイブレータ４４は、スイツチ４５を介して２ワ
ードクロツクWKが供給されるコピー時に、その
出力端子に“１”の出力を発生し、ANDゲート
３９に供給する。第６図では図示されない他の部
分の構成は、第４図と同様である。このように、
スイツチ３３を省略した構成によれば、位相比較
器３２をLSI化する場合の端子数を１個減少させ
ることができる。
上述の一実施例の説明から理解されるように、
本発明に依れば、第２図に示す従来の構成のよう
に、VCO１７を含むアナログPLLによつて再生
データと同期した記録側の各クロツクを形成する
ものでないから、ノイズなどによつて位相ロツク
が外れる誤動作のおそれを軽減でき、高品質のデ
ジタルコピーを行なうことが可能となる。つま
り、PCMデータを再生するために供されるワー
ドクロツクの位相とPCMデータを記録するため
に供されるワードクロツクの位相を比較しこの位
相比較出力で分周回路の分周比を制御することで
常に再生側及び記録側のクロツクの同期化を行つ
ておりノイズ等の外乱に対する耐性が向上する。
また電源投入時あるいはコピー開始時の場合等分
周回路の分周比が最適値となつていないことがあ
つても直ちに補正され同期状態が確保される。加
えてデジタル的に位相比較を行つていることによ
りIC化が容易となる利点もある。
本発明に依れば、第２図に示す従来の構成のよう
に、VCO１７を含むアナログPLLによつて再生
データと同期した記録側の各クロツクを形成する
ものでないから、ノイズなどによつて位相ロツク
が外れる誤動作のおそれを軽減でき、高品質のデ
ジタルコピーを行なうことが可能となる。つま
り、PCMデータを再生するために供されるワー
ドクロツクの位相とPCMデータを記録するため
に供されるワードクロツクの位相を比較しこの位
相比較出力で分周回路の分周比を制御することで
常に再生側及び記録側のクロツクの同期化を行つ
ておりノイズ等の外乱に対する耐性が向上する。
また電源投入時あるいはコピー開始時の場合等分
周回路の分周比が最適値となつていないことがあ
つても直ちに補正され同期状態が確保される。加
えてデジタル的に位相比較を行つていることによ
りIC化が容易となる利点もある。
第１図は本発明を適用できるPCM信号記録シ
ステムにおける信号フオーマツトを示す略線図、
第２図は従来のPCM信号記録システムのブロツ
ク図、第３図は本発明の一実施例のブロツク図、
第４図は本発明の一実施例におけるデジタル位相
比較器の構成を示すブロツク図、第５図は本発明
の一実施例の動作説明に用いるタイムチヤート、
第６図はデジタル位相比較器の他の例の要部ブロ
ツク図である。 ４はA/Dコンバータ、７は記録回路、８はビ
デオ出力端子、１２，１３，１４，２８，２９，
３０，３１はカウンタ、１８はビデオ入力端子、
２１は再生回路、２２はD/Aコンバータ、３２
はデジタル位相比較器である。
ステムにおける信号フオーマツトを示す略線図、
第２図は従来のPCM信号記録システムのブロツ
ク図、第３図は本発明の一実施例のブロツク図、
第４図は本発明の一実施例におけるデジタル位相
比較器の構成を示すブロツク図、第５図は本発明
の一実施例の動作説明に用いるタイムチヤート、
第６図はデジタル位相比較器の他の例の要部ブロ
ツク図である。 ４はA/Dコンバータ、７は記録回路、８はビ
デオ出力端子、１２，１３，１４，２８，２９，
３０，３１はカウンタ、１８はビデオ入力端子、
２１は再生回路、２２はD/Aコンバータ、３２
はデジタル位相比較器である。
Claims (1)
- １ 記録媒体から読み出されたPCM信号が再生
回路に供給され該再生回路にてエラー訂正等の信
号処理が行われることで元のPCMデータが再生
され、該再生されたPCMデータが記録回路に供
給され該記録回路にて記録媒体に記録するための
記録信号が形成されることでPCMデータのコピ
ーを行うPCM信号記録システムにおいて、上記
記録媒体から読み出された同期信号が供給される
第１の位相比較器と、該第１の位相比較器の出力
に基いて発振周波数が制御される発振回路と、該
発振回路から出力されるクロツク信号に基いて上
記記録信号を形成するために供されるPCMデー
タ記録用ワードクロツクが生成されると共に該発
振回路から出力されるクロツク信号は分周回路に
供給され該分周回路の出力に基いてPCMデータ
を再生するためのPCMデータ再生用ワードクロ
ツクが生成されると共に上記第１の比相比較器に
供給され上記同期信号と位相比較するための信号
が生成され、上記分周回路は上記PCMデータ記
録用ワードクロツクと上記PCMデータ再生用ワ
ードクロツクの位相を比較するための第２の位相
比較回路の出力に基いてその分周比が制御される
ことによつてPCMデータ再生用クロツクとPCM
データ記録用クロツクとを同期させるようにした
ことを特徴とするPCM信号記録システム。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55162176A JPS5786137A (en) | 1980-11-18 | 1980-11-18 | Pcm signal recording system |
| AU77447/81A AU541316B2 (en) | 1980-11-18 | 1981-11-12 | Pcm signal recording system |
| CA000390240A CA1181169A (en) | 1980-11-18 | 1981-11-17 | Pcm signal recording system |
| US06/322,278 US4404602A (en) | 1980-11-18 | 1981-11-17 | PCM Signal recording system |
| EP81305443A EP0052519B1 (en) | 1980-11-18 | 1981-11-18 | Pulse code modulation signal recording and reproducing |
| DE8181305443T DE3175914D1 (en) | 1980-11-18 | 1981-11-18 | Pulse code modulation signal recording and reproducing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55162176A JPS5786137A (en) | 1980-11-18 | 1980-11-18 | Pcm signal recording system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5786137A JPS5786137A (en) | 1982-05-29 |
| JPS6325425B2 true JPS6325425B2 (ja) | 1988-05-25 |
Family
ID=15749454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55162176A Granted JPS5786137A (en) | 1980-11-18 | 1980-11-18 | Pcm signal recording system |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4404602A (ja) |
| EP (1) | EP0052519B1 (ja) |
| JP (1) | JPS5786137A (ja) |
| AU (1) | AU541316B2 (ja) |
| CA (1) | CA1181169A (ja) |
| DE (1) | DE3175914D1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5894288A (ja) * | 1981-11-30 | 1983-06-04 | Sony Corp | 映像信号記録装置 |
| JPS58220226A (ja) * | 1982-06-15 | 1983-12-21 | Toshiba Corp | 位相ロツクル−プ制御回路 |
| GB2144257B (en) * | 1983-05-12 | 1986-09-17 | Victor Company Of Japan | Rotary recording medium |
| KR900001222B1 (ko) * | 1983-06-15 | 1990-03-05 | 가부시기가이샤 히다찌세이사꾸쇼 | Pcm 신호의 기록 재생장치 |
| JPH07101541B2 (ja) * | 1983-06-28 | 1995-11-01 | ソニー株式会社 | デイジタル情報信号の記録装置 |
| JPS60101769A (ja) * | 1983-11-09 | 1985-06-05 | Hitachi Ltd | 信号伝送装置 |
| JPS60163586A (ja) * | 1984-02-06 | 1985-08-26 | Hitachi Ltd | 半導体画像メモリ装置 |
| US4689022A (en) * | 1984-04-30 | 1987-08-25 | John Peers | System for control of a video storage means by a programmed processor |
| US4743981A (en) * | 1986-01-31 | 1988-05-10 | Walt Disney Productions | System for synchronizing audiotape and videotape machines |
| EP0261826B2 (en) * | 1986-09-12 | 1994-05-11 | Rank Video Services America | Systems for duplicating information recorded in slanted tracks |
| JP2684649B2 (ja) * | 1986-11-11 | 1997-12-03 | ソニー株式会社 | ダビング装置 |
| JPH01103195A (ja) * | 1987-10-14 | 1989-04-20 | Yokogawa Electric Corp | モータの駆動回路 |
| JPH1131117A (ja) * | 1997-07-11 | 1999-02-02 | Mitsubishi Electric Corp | 信号処理装置 |
| JP2002251294A (ja) * | 2001-02-23 | 2002-09-06 | Nec Corp | ２重化交絡方式及び２重化交絡装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7102094A (ja) * | 1970-02-18 | 1971-08-20 | ||
| US3887941A (en) * | 1972-09-01 | 1975-06-03 | Int Video Corp | Synchronizing pulse processor for a video tape recorder |
| US4281355A (en) * | 1978-02-01 | 1981-07-28 | Matsushita Electric Industrial Co., Ltd. | Digital audio signal recorder |
| JPS5542384A (en) * | 1978-09-21 | 1980-03-25 | Mitsubishi Electric Corp | Pcm sound reproducer |
| JPS5564637A (en) * | 1978-11-07 | 1980-05-15 | Mitsubishi Electric Corp | Pcm recording and reproducing device |
| SE451513B (sv) * | 1979-05-31 | 1987-10-12 | Sony Corp | Sett och anordning for redigering av digitala signaler |
-
1980
- 1980-11-18 JP JP55162176A patent/JPS5786137A/ja active Granted
-
1981
- 1981-11-12 AU AU77447/81A patent/AU541316B2/en not_active Ceased
- 1981-11-17 CA CA000390240A patent/CA1181169A/en not_active Expired
- 1981-11-17 US US06/322,278 patent/US4404602A/en not_active Expired - Fee Related
- 1981-11-18 DE DE8181305443T patent/DE3175914D1/de not_active Expired
- 1981-11-18 EP EP81305443A patent/EP0052519B1/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5786137A (en) | 1982-05-29 |
| DE3175914D1 (en) | 1987-03-12 |
| US4404602A (en) | 1983-09-13 |
| EP0052519A3 (en) | 1982-06-23 |
| AU541316B2 (en) | 1985-01-03 |
| CA1181169A (en) | 1985-01-15 |
| AU7744781A (en) | 1982-05-27 |
| EP0052519A2 (en) | 1982-05-26 |
| EP0052519B1 (en) | 1987-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5185680A (en) | Method for synchronizing recording and reproducing devices | |
| JPS6325425B2 (ja) | ||
| EP0176324B1 (en) | System synchronizing apparatus | |
| JPS58139317A (ja) | メモリ装置 | |
| JP2623751B2 (ja) | 記録制御信号の伝送方法および記録制御回路 | |
| US4274115A (en) | Apparatus for detecting recording and reproducing state | |
| US4467370A (en) | PCM Recorder with pause controlled signal rearranging | |
| JPS6336049B2 (ja) | ||
| WO2001095622A1 (fr) | Appareil d'enregistrement/lecture | |
| JPH01138658A (ja) | 同期制御装置 | |
| JP2944131B2 (ja) | ビデオ記録再生装置 | |
| JPH0644809B2 (ja) | 音声信号の再生位相制御回路 | |
| JPS6381656A (ja) | 磁気テ−プ記録再生装置 | |
| JPS62189629A (ja) | ダビング装置 | |
| JPH02165494A (ja) | ディジタル信号切換回路 | |
| JPH0828060B2 (ja) | ディジタルオーディオテープレコーダ | |
| JP2691779B2 (ja) | デイジタル信号再生装置 | |
| JP3496358B2 (ja) | デジタル信号記録装置 | |
| JPH0158576B2 (ja) | ||
| JPS6339988B2 (ja) | ||
| JPH02161660A (ja) | ディジタル信号の記録再生方法 | |
| JPS60127571A (ja) | フロッピ−ディスク装置 | |
| JPH0797854B2 (ja) | ディジタル信号記録再生装置 | |
| JPH01140473A (ja) | 同期制御装置 | |
| JPS63144460A (ja) | デイジタル音声信号の記録再生装置 |