JPS63252434A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS63252434A
JPS63252434A JP62088269A JP8826987A JPS63252434A JP S63252434 A JPS63252434 A JP S63252434A JP 62088269 A JP62088269 A JP 62088269A JP 8826987 A JP8826987 A JP 8826987A JP S63252434 A JPS63252434 A JP S63252434A
Authority
JP
Japan
Prior art keywords
pads
chip
pad
distance
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62088269A
Other languages
English (en)
Inventor
Toshio Isono
磯野　寿男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62088269A priority Critical patent/JPS63252434A/ja
Publication of JPS63252434A publication Critical patent/JPS63252434A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体集積回路装置に関し、特に半導体チップ
に設けられたパッドにワイヤを接続してチップとリード
との電気的接続をとる半導体集積回路装置に関する。
［従来の技術］ 第４図はこの種の半導体集積回路装置の従来例のパッド
配置を示す図、第５図は同じく他の従来例のパッド配置
を示す図である。第４図の従来例は、半導体チップ２の
周辺部において、パッド間距＃（パッドの中心間距ＩＩ
Ｉ）を一定の値し１に保ち、チップ辺（半導体チップ２
の平面形状を構成する辺）３に沿って複数のパッド１を
直線状に配置したものである。
第５図の従来例は、半導体チップ２の周辺部において、
複数のパッドｌをチップ辺３に沿って左右交互に配植し
たものであり、一般に千鳥型パッド配置とよばれている
ものである。パッド間距離はり、である。
［発明が解決しようとする問題点］ 上述した従来の半導体集積回路装置は、パッド１にボン
ディングするワイヤ６のチップ辺３に垂直な方向となす
ワイヤリング角度θ１を大きくとれ、ワイヤ間距離９３
も所定値以上に保ちやすいため組立性がよい反面、集積
回路の集積度が向トしパッド数が増加すると、これにと
もない半導体チップ２のサイズが大きくなり（第４図の
従来例）、また、パッド数の増加がチップサイズに与え
るＭ’ｓ’ｌＪは小さい反面、同様のワイヤリング角度
θ２を大きくすることができず、ワイヤ間距離ｑ４も小
さいので、ワイヤボンディング条件が厳しくなり、組立
の自由度が小さい（第５図の従来例）という欠点がある
。
［問題点を解決するための手段］ 本発明の半導体集積回路装置は、半導体チップの角部付
近においては各パッドの中心を結ぶ線がほぼチップ辺に
平行な直線となるような位置に、また、チップ辺の中心
付近においては、パッドの中心を結ぶ線が左右に折れ曲
がった千鳥型をなすような位置にそれぞれ配置されたパ
ッドを有し、該チップ辺の中心付近の各パッドは、パッ
ド間距離が所定値以上になるように、かつ該パッドに接
続されるワイヤ間の最小距離が所定値以上になるように
個別にその位置が決定されている。
［作用］ このようにして、ワイヤリング角度が広がりやすい半導
体チップの角部では、パッドは直線状に配置されている
ためにワイヤボンディングしやすく、一方、半導体チッ
プ辺の中心付近では、千鳥型パッド配置となっているた
めにパッド配置密度が高く、チップサイズの増大を抑制
しつつ多くのパッドを配置することができ、また、千鳥
型パッド配置の形態は、ワイヤリング角度、ワイヤ間距
離が最適になるように、一つ一つのパッド配置を個別に
決定している。
［実施例］ 次に本発明の実施例につき図面を参照して説明する。
第１図は本発明の半導体集積回路装置の一実施例におけ
るパッドとリードとをワイヤで接続した構成を示す図、
第２図は第１図において点線で囲まれたＡ部分の拡大図
である。
本実施例は、半導体チップ２はタブ（不図示）上に固定
されており、半導体チップ２の周辺部において、チップ
辺３に沿って複数のパッド１が配置されており、このパ
ッド１はワイヤ６を介してリード７と接続されている。
また、チップ角部ではパッド１は直線状に配置されてお
り、チップ辺３の中心付近では千鳥型パッド配置となっ
ている。さらに、この千鳥型パッド配置は、従来のよう
に一律に規則的にパッドを配置したものではなくワイヤ
間距離およびワイヤリング角度を考慮して各パッドを最
適の位置に配置したものである。
すなわち、第２図に示すように、パッドｌｂ。
１ｄの中心はそれぞれパッドｔｃ、ｔｏの中心Ｎ、、Ｎ
、を中心とする半径Ｌ（Ｌは組立上杵される最小のパッ
ド間距１１１）の円の円周上にあり、最小パッド量比１
ＩＩＬは常に確保されているが、最終的なパッド位置は
、ワイヤ６のワイヤ間距離やワイヤリング角度を考慮し
て決定されている。例えば、従来の一律な規則的パッド
配置によれば、パッド１ｂは図中点線で示されるｔｂｏ
の位置に配置されるが、これではワイヤ間距離はｌｌ＋
となり組立性が悪い。本実施例では、パッド１ｂの位置
をｔｂｏより若干斜め上にずらせているためにワイヤ間
距離はｔ２と大きく、ワイヤリング角度θも大きくとれ
る。この構成により、チップ角部ではワイヤリング角度
を大きくとれ組立が容易であるとともに、チップ辺３の
中心付近の千鳥型バット配置によりパッド配置密度を高
くでき、組立性に優れ、ワイヤ６同士が接触する危険性
も少ない。
第３図は本発明の半導体集積回路装置の他の実施例のパ
ッド配置を示す図である。
本実施例では、上述の実施例の構成の他に、チップの角
部におけるパッド配置にも改良が加えられている。すな
わち、ワイヤリング角度はチップ角部に近づくにつれて
大きくなるので、これに対応してパッド間距離もチップ
角部に近づくにつれて大きくしたものであり、各パッド
１う、１−．１ｉ＋　　ＩＪ間の距ｊｌｊｌｌ　Ｌ　３
　＋　Ｌ　４　、Ｌ　５　ノ関係は、Ｌ３＞Ｌ、＞ｔ、
５となっている。また、千鳥型パッド配置部分ではワイ
ヤリング角度は小さいので、パッド間距離はＬ６は、上
記パッド間距離Ｌ３　＊　　ｔ、、　、ｔ、、、よりも
小さくしてパッドのｉＸ積度を向上させている。
［発明の効果］ 以上説明したように本発明は、直線状パッド配置と千鳥
型パッド配置とを組合せるとともに、ワイヤリング角度
、ワイヤ間距離、パッド間距離等の組立性の優劣を左右
する要因を考慮して、パッドを最適の位置に配置するこ
とにより、多パッド小チップサイズで、しかも組立性に
優れた半導体集積回路装置を提供できる効果がある。
【図面の簡単な説明】
第１図は本発明の半導体集積回路装置の一実施例におけ
るパッドとリードとをワイヤで接続した構成を示す図、
第２図は第１図において点線で囲まれたＡ部分の拡大図
、第３図は他の実施例のパッド配置を示す図、第４図は
従来例のパッド配置を示す図、第５図は同じく他の従来
例のパッド配置を示す図である。 １．１ａ〜１ｊ・・・パッド、 ２・・・半導体チップ、 ３・・・チップ辺、 ６・・・ワイヤ、 ７・　・　・リード、 ９１〜！！４　・・・ワイヤ間距離、 θ・・・ワイヤリング角度、 Ｎ、、Ｎ２　・・・パッドｌｅ、ｌｃの中心。

Claims (1)

  1. 【特許請求の範囲】 半導体チップの周辺に沿って複数のワイヤ接続用パッド
    が配置された半導体集積回路装置において、 半導体チップの角部付近においては各パッドの中心を結
    ぶ線がほぼチップ辺に平行な直線となるような位置に、
    また、チップ辺の中心付近においてはパッドの中心を結
    ぶ線が左右に折れ曲がった千鳥型をなすような位置にそ
    れぞれ配置されたパツドを有し、該チップ辺の中心付近
    の各パッドは、パッド間距離が所定値以上になるように
    、かつ該パッドに接続されるワイヤ間の最小距離が所定
    値以上になるように個別にその位置が決定されているこ
    とを特徴とする半導体集積回路装置。
JP62088269A 1987-04-09 1987-04-09 半導体集積回路装置 Pending JPS63252434A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62088269A JPS63252434A (ja) 1987-04-09 1987-04-09 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62088269A JPS63252434A (ja) 1987-04-09 1987-04-09 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPS63252434A true JPS63252434A (ja) 1988-10-19

Family

ID=13938174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62088269A Pending JPS63252434A (ja) 1987-04-09 1987-04-09 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPS63252434A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799213A (ja) * 1993-06-09 1995-04-11 At & T Corp 集積回路チップ
US6037669A (en) * 1994-04-07 2000-03-14 Vlsi Technology, Inc. Staggered pad array
US6251768B1 (en) * 1999-03-08 2001-06-26 Silicon Integrated Systems Corp. Method of arranging the staggered shape bond pads layers for effectively reducing the size of a die

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799213A (ja) * 1993-06-09 1995-04-11 At & T Corp 集積回路チップ
US6037669A (en) * 1994-04-07 2000-03-14 Vlsi Technology, Inc. Staggered pad array
US6251768B1 (en) * 1999-03-08 2001-06-26 Silicon Integrated Systems Corp. Method of arranging the staggered shape bond pads layers for effectively reducing the size of a die

Similar Documents

Publication Publication Date Title
JP2003188508A (ja) プリント配線板、面実装形回路部品および回路モジュール
JPH1074625A (ja) インダクタ素子
JPS63252434A (ja) 半導体集積回路装置
US5410182A (en) High density semiconductor device having inclined chip mounting
JP2000022079A (ja) 半導体集積回路
JPH1140745A (ja) 半導体装置およびその半導体装置を組み込んだ電子装置
JPH0499056A (ja) 複合集積回路チップ
JPH023621Y2 (ja)
JPH05235090A (ja) 半導体集積回路
JP2004103751A (ja) 半導体装置
JP2001135671A (ja) パッドセルの自動配置方法
KR100369395B1 (ko) 본딩와이어간격이일정하게설정되는입출력패드배치구조를갖는반도체칩
JP2006186053A (ja) 積層型半導体装置
JP2004079559A (ja) 半導体チップ
KR100249717B1 (ko) 고정 배선에 의해 기능 블록을 접속하는 게이트 어레이 시스템 및 그 래이아웃 방법
JP2758322B2 (ja) 電子部品搭載用回路基板
JPH06224369A (ja) 半導体装置
JPH023259A (ja) マスタスライス型半導体装置の製造方法
US7138725B2 (en) Semiconductor device
JPH03148842A (ja) フレキシブル基板の構造
JPH073637Y2 (ja) ボンディングパターン
JPH05190674A (ja) 半導体集積回路装置
JPH0239453A (ja) 集積回路装置
JP2009010187A (ja) 半導体実装用基板および半導体パッケージ
JPS6352465A (ja) 半導体集積回路装置