JPH0239453A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH0239453A JPH0239453A JP19043088A JP19043088A JPH0239453A JP H0239453 A JPH0239453 A JP H0239453A JP 19043088 A JP19043088 A JP 19043088A JP 19043088 A JP19043088 A JP 19043088A JP H0239453 A JPH0239453 A JP H0239453A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- power supply
- supply wiring
- width
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路装置に関し、特に大規模集積回路(以
下、LSIと記す)の実装密度を向上させるため、セル
内部の電源配線の幅の改善に関する。
下、LSIと記す)の実装密度を向上させるため、セル
内部の電源配線の幅の改善に関する。
従来、この種のLSIにおいて、標準セルは第4図に示
すように、セル22内部の電源配線23の隣り合うセル
との接続部はセル内部の電源配線の幅と同じ幅で設定さ
れていた。
すように、セル22内部の電源配線23の隣り合うセル
との接続部はセル内部の電源配線の幅と同じ幅で設定さ
れていた。
上述した従来の標準セルは、第4図に示すように標準セ
ル22の内部の電源配線23の隣り合うセルとの接続部
の幅aと、セル内部の電流を供給するのに必要な最小の
電源配線の幅W(以下このWをもってセル内部の電源配
線の幅と記す)が同じ幅で設定されているため、隣り合
うセル同志を電源配線23に対し垂直方向にずらしてし
まうと電源配線の隣り合うセルとの接続部は、a≧Wの
条件を満たせず、セル内の素子を駆動するのに必要十分
な電流を供給することができないという欠7点がある。
ル22の内部の電源配線23の隣り合うセルとの接続部
の幅aと、セル内部の電流を供給するのに必要な最小の
電源配線の幅W(以下このWをもってセル内部の電源配
線の幅と記す)が同じ幅で設定されているため、隣り合
うセル同志を電源配線23に対し垂直方向にずらしてし
まうと電源配線の隣り合うセルとの接続部は、a≧Wの
条件を満たせず、セル内の素子を駆動するのに必要十分
な電流を供給することができないという欠7点がある。
このため、第5図のように、複数のセルフは電源配線9
が常に一直線となるように配列する必要があった。
が常に一直線となるように配列する必要があった。
本発明の集積回路装置は、セル内部の電源配線の隣り合
うセルとの接続部の幅すをセル内部の電源配線の幅Wに
対しb>wとし、セル内部の電源配線の隣り合うセルと
の接続部の幅すの厚みCをセル内部の電源配線の幅Wに
対しC≧テシとなるように設定した構造を有している。
うセルとの接続部の幅すをセル内部の電源配線の幅Wに
対しb>wとし、セル内部の電源配線の隣り合うセルと
の接続部の幅すの厚みCをセル内部の電源配線の幅Wに
対しC≧テシとなるように設定した構造を有している。
次に、本発明について図面を参照して説明する。
第1図は、本発明の一実施例の平面図である。
第2図は複数の標準セル1を互いにズラして配置した場
合の例である。1が標準セルの外形であり、2が配線で
あり、3が電源配線である。電源配線3のセル1の端部
の接続部4で幅を広げることにより、セル1を電源配線
3に対し垂直方向にずらすことが可能となる。
合の例である。1が標準セルの外形であり、2が配線で
あり、3が電源配線である。電源配線3のセル1の端部
の接続部4で幅を広げることにより、セル1を電源配線
3に対し垂直方向にずらすことが可能となる。
第3図は本発明のセルを用いた他の例の平面図である。
16が標準セルの外形であり、17が配線であり、18
が電源配線である。電源配線18の隣り合うセルとの接
続部19の幅を広げて設定することにより、セル16を
電源配線18に対し垂直方向にずらすことが可能となる
。この実施例ではセルの上部21を横切る配線の領域2
0が得られるという利点がある。
が電源配線である。電源配線18の隣り合うセルとの接
続部19の幅を広げて設定することにより、セル16を
電源配線18に対し垂直方向にずらすことが可能となる
。この実施例ではセルの上部21を横切る配線の領域2
0が得られるという利点がある。
以上説明したように本発明は、標準セル内の電源配線の
接続部の幅を広げて設定することにより、セルを電源配
線に対し垂直方向にずらすことが可能となり、第2のセ
ルの上部6を横切る配線の領域5が得られ、LSI構成
素子及び配線の領域においてチップ面積の有効利用を計
ったLSIができる。具体的には、同じ機能に対しては
面積を減らすことができ、同じ面積に対しては機能を増
加することができないという効果がある。
接続部の幅を広げて設定することにより、セルを電源配
線に対し垂直方向にずらすことが可能となり、第2のセ
ルの上部6を横切る配線の領域5が得られ、LSI構成
素子及び配線の領域においてチップ面積の有効利用を計
ったLSIができる。具体的には、同じ機能に対しては
面積を減らすことができ、同じ面積に対しては機能を増
加することができないという効果がある。
第1図は本発明の一実施例を示す平面図、第2図及び第
3図はそれぞれ本発明の応用例を示すセル配置図である
。第4図は従来の標準セルを示す平面図、第5図は従来
の標準セルの配置例を示すセル配置図である。 1.7,16,22.・・・・・・標準セル、2,8゜
17・・・・・・配線、3,9,18.23・・・・・
・電源配線、5.20・・・・・・配線等に使える領域
が増えた部分、4.19・・・・・・電源配線の隣り合
うセルとの接続部。
3図はそれぞれ本発明の応用例を示すセル配置図である
。第4図は従来の標準セルを示す平面図、第5図は従来
の標準セルの配置例を示すセル配置図である。 1.7,16,22.・・・・・・標準セル、2,8゜
17・・・・・・配線、3,9,18.23・・・・・
・電源配線、5.20・・・・・・配線等に使える領域
が増えた部分、4.19・・・・・・電源配線の隣り合
うセルとの接続部。
Claims (1)
- ポリセル方式のレイアウトにおける標準セルにおいて、
セル内部の電源配線の隣り合うセルとの隣接部の幅をセ
ル内部の電源配線の幅よりも広くしたことを特徴とする
集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63190430A JP2508206B2 (ja) | 1988-07-28 | 1988-07-28 | 集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63190430A JP2508206B2 (ja) | 1988-07-28 | 1988-07-28 | 集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0239453A true JPH0239453A (ja) | 1990-02-08 |
JP2508206B2 JP2508206B2 (ja) | 1996-06-19 |
Family
ID=16258000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63190430A Expired - Lifetime JP2508206B2 (ja) | 1988-07-28 | 1988-07-28 | 集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2508206B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6114734A (ja) * | 1984-06-29 | 1986-01-22 | Fujitsu Ltd | 半導体集積回路装置及びその製造方法 |
-
1988
- 1988-07-28 JP JP63190430A patent/JP2508206B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6114734A (ja) * | 1984-06-29 | 1986-01-22 | Fujitsu Ltd | 半導体集積回路装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2508206B2 (ja) | 1996-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4811073A (en) | Gate array arrangement | |
JP2668981B2 (ja) | 半導体集積回路 | |
JPS61202451A (ja) | 半導体集積回路の配線構体 | |
JPH0770597B2 (ja) | 半導体集積回路装置 | |
JPH0239453A (ja) | 集積回路装置 | |
JPS62194640A (ja) | バンプ実装を用いる半導体集積回路 | |
JPS61114550A (ja) | 論理回路装置 | |
JPH02264477A (ja) | 半導体集積回路装置 | |
JPS5935448A (ja) | マスタスライス集積回路装置 | |
JPH0262062A (ja) | マスタースライス型半導体装置 | |
JPH03191550A (ja) | 半導体装置 | |
JPH0226046A (ja) | マスター・スライス半導体集積回路装置 | |
JPH0560666B2 (ja) | ||
JPH04312958A (ja) | 半導体集積回路装置 | |
JPS61191047A (ja) | 半導体集積回路装置 | |
JPH0691157B2 (ja) | 半導体集積回路装置 | |
JPH07130972A (ja) | 半導体集積回路装置 | |
JPH01152642A (ja) | 半導体集積回路 | |
JPH04162669A (ja) | 半導体集積回路 | |
JPS6223132A (ja) | 集積回路 | |
JPH05267624A (ja) | 半導体集積回路装置 | |
JPH06169016A (ja) | 半導体集積回路及びそのレイアウト設計方法 | |
JPH0383376A (ja) | ゲートアレイ | |
JPH02125648A (ja) | 半導体装置パッケージ | |
JPH03116868A (ja) | 半導体集積回路装置 |