JPS63250912A - ゲ−ト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はサイリスタのゲート回路に関する。

（従来の技術） 電力変換素子の一種であるサイリスタのゲート回路を例
に挙げ、従来のゲート回路について説明する。

サイリスタのゲート回路は、通常直流電圧をパルストラ
ンスにより絶縁して、サイリスタのゲート電圧を与える
。また、ゲート信号ケーブルにのるノイズを吸収するフ
ィルタ回路をパルストランスの一次側に有している。

さらに、ゲート回路について詳述すると、第４図に示す
ように、直流定電圧電源１と、ゲートパルス基準信号を
発生する基準信号発生器２と、この基準信号発生器２か
らのゲートパルス基準信号を増幅するトランジスタ３と
、ゲート電流を制限する限流抵抗器４とサイリスタゲー
ト信号ケーブルにのるノズルを除去するＣＲフィルタ５
と、サイリスタ６のゲートと基準信号発生器２とを絶縁
するパルストランス７と、ゲート電圧が正電圧のみとす
るダイオード８と、抵抗９とから構成される装置 このように構成されたゲート回路は、基準信号発生Ｄ２
からの信号をトランジスタ３にて増幅し、パルストラン
ス７にて絶縁して、サイリスタ６のゲートにゲート信号
を与えるように動作する。また、ＣＲフィルタ５は、パ
ルストランス７の一次側のサイリスタゲート信号ケーブ
ルにのるノイズを吸収して、サイリスタ６がノイズによ
り誤点弧しないよう動作する。

ゲートパルスは、第５図（ａ）に示すように、負荷が誘
導性負荷で負荷電流の立上りが遅く、サイリスタ６のラ
ッチ電流に１回のパルス幅で到達できず、サイリスタ６
がＯＮできないのを防止するために、キャリアパルスを
用いている。

（発明が解決しようとする問題点） 上記従来のゲート回路は、フィルタ回路とパルストラン
スのインダクタンスにより、ＬＣＲ回路を構成する。こ
のＬＣＲ回路により、ゲートパルスはＬＣＲ共振を起こ
し、パルストランスの一次側では、第５図（ｂ）に示す
ように、本来のパルス以外にｄｖ／ｄｔの小さいパルス
Ａが発生した波形となる。よって、電力変換素子のゲー
トに印加される電圧波形は、第５図（ｃ）に示すように
、本来のゲートパルスの後に、ｄｖ／ｄｔの小さいパル
スＡが発生したものになる。

したがって、負荷条件により、このｄｖ／ｄｔの小さい
パルスＡで電力変換素子がＯＮすると、ゲートの拡散が
遅く、サイリス５０８時の電力損失が大きくなり、ｉＫ
電力変換素子破壊の原因となる。

そこで、上記問題点を鑑みて、本発明は、本来のゲート
パルス以外にｄｖ／ｄｔの小さいパルスが発生しないゲ
ート回路を提供することを目的とする。

〔発明の構成〕

（問題点を解決するための手段） 上記目的を達成するために１本発明は、電力変換素子へ
のゲートパルスの基準信号を増幅するトランジスタと、
このトランジスタからの出力信号を電力変換素子と絶縁
し、電力変換素子とトランジスタとの間に接続されるパ
ルストランスと、このパルストランスの一次側に接続さ
れるフィルタ回路と、パルストランスの一次側に接続さ
れるダイオードを備えたゲート回路を提供する。

（作用） このように構成されたゲート回路においては、ダイオー
ドをパルストランスの一次側に設けているので、ゲート
パルス発生後、パルストランスのインダクタンスにより
発生した逆電圧により、フィルタ回路のコンデンサに充
電された電荷が、パルストランスの一次側を通って放電
されない。しかし、プラス電位のゲートパルスがパルス
トランスに印加される。

（実施例） 以下、本発明の一実施例を図面を用いて説明する。

本実施例において、従来のゲート回路を示す第４図と同
一構成部分については、同一符号を付し、その説明は省
略する。

第１図に示すように、本実施例のゲート回路は。

パルストランス７の一次側にダイオード１０を有してい
る。このダイオード１０はパルストランス７の一次側に
挿入されることにより、ゲートパルス発生後、パルスト
ランス７のインダクタンスにより発生した逆電圧で、Ｃ
Ｒフィルタ５のコンデンサ５ａに充電された電荷がパル
ストランス７の一次側を通って放電されず、かつプラス
電位のゲートパルスがパルストランス７に印加される。

したがって、パルストランス７の一次側電圧波形は、Ｃ
Ｒフィルタ５のコンデンサ５ａに充電された電荷が、ダ
イオード１０の作用により放電しないので、第２図（ｂ
）に示すように、トランジスタ３がＯＦＦのときは、マ
イナス電位となっている。しかし、パルストランス７の
二次側にはダイオード８が挿入されているので、プラス
電圧波形しか出力せず、サイリスタ６のゲートに与えら
れるゲートパルスの波形は第２図（ｃ）で示す波形とな
る。

次に、本発明の他の実施例を図面を用いて説明する。

第３図に示すように、ＣＲフィルタ５に直列に接続した
ダイオード２０と、ＣＲフィルタ５のコンデンサ５ａの
充電電荷放電用としてコンデンサ５ａに並列に接続した
抵抗２１を有している。このゲート回路ではＣＲフィル
タ５のコンデンサ５ａには、パルス電圧による充電電荷
がプラス電位に充電され、フィルタ効果がなくなるので
、コンデンサ５ａの充電電荷放電用にコンデンサ５ａに
並列に抵抗２１を接続している。

〔発明の効果） 以上説明したように、本発明においては、パルストラン
スの一次側にダイオードを挿入しているので、フィルタ
回路とパルストランスのインダクタンス間で発生する共
振現象により５本来のゲートパルスの後に、ｄｖ／ｄｔ
の小さいパルスが発生することを防止できる。

したがって、このｄｖ／ｄｔの小さいパルスにより、サ
イリスタ等の電力変換素子がＯＮすることで生じるサイ
リスタ等の電力変換素子のＯＮ時の電力損失の増大によ
るサイリスタ等の電力変換素子の破壊を防止できる極め
て有用な効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路構成図、第２図は
第１図に示した基準信号発生器の出力電圧波形、パルス
トランスの一次側電圧波形及びサイリスタのゲートに印
加される電圧波形を示す図、第３図は本発明の他の実施
例を示す回路構成図、第４図は従来のゲート回路を示す
回路構成図、第５図は第４図に示した基準信号発生器の
出力電圧波形、パルストランスの一次側電圧波形及びサ
イリスタのゲートに印加される電圧波形を示す図である
。

Claims (1)

【特許請求の範囲】
1. 電力変換素子のゲートへ発信するゲートパルスの基準信
   号を発生する基準信号発生手段と、前記電力変換素子へ
   の前記ゲートパルスの基準信号を増幅するトランジスタ
   と、このトランジスタからの出力信号を前記電力変換素
   子と絶縁し、前記電力変換素子と前記トランジスタとの
   間に接続されるパルストランスと、このパルストランス
   の一次側に接続されるフィルタ回路とを有し、前記電力
   変換素子のゲートへゲートパルスを発信するゲート回路
   において、前記パルストランスの一次側に接続されるダ
   イオードを具備したことを特徴とするゲート回路。