JPS63248218A - Adaptive control filter - Google Patents
Adaptive control filterInfo
- Publication number
- JPS63248218A JPS63248218A JP8229887A JP8229887A JPS63248218A JP S63248218 A JPS63248218 A JP S63248218A JP 8229887 A JP8229887 A JP 8229887A JP 8229887 A JP8229887 A JP 8229887A JP S63248218 A JPS63248218 A JP S63248218A
- Authority
- JP
- Japan
- Prior art keywords
- tap
- filter
- circuit
- adaptive control
- control filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003044 adaptive effect Effects 0.000 title claims abstract description 44
- 230000005540 biological transmission Effects 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、帰還路を有する逐次制御ディジタル信号処理
系等に用いられる適応制御フィルタに関するものである
。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an adaptive control filter used in a sequential control digital signal processing system having a feedback path.
（従来の技術）
従来、このような分野の技術としては、■電子通信学会
「ディジタル信号処理」１２版（昭６Ｏ−７−２５）
Ｐ、２２９−２３１ 、■アスペクト オブ ネットワ
ーク アンド システム セオリイ（Ａｓｐｅｃｔ ｏ
ｆ Ｎｅｔｗｏｒｋ ａｎｄ Ｓｙｓｔｅｍ ｔｈｅｏ
ｒｙ）（１９７０）、ボルト、リンハート アンド ウ
ィンストン（ｔｌｏｌｔ 、 Ｒｉｎｅｈａｒｔ ａｎ
ｄ Ｗｉｎｓｔｏｎ） （米）、パーナート ウィド
ｏ （Ｂｅｒｎａｒｄ Ｗｉｄｒｏｖ）、［アダプティ
ブ フィルターズ（Ａｄａｐｔｉｖｅ Ｆｉｌｔｅｒｓ
月Ｐ、１５０−１７４、に記載されるものがあった。(Prior art) Conventionally, technologies in this field include ■IEICE "Digital Signal Processing" 12th edition (1986-7-25)
P, 229-231, ■ Aspect of Network and System Theory (Aspect of Network and System Theory)
f Network and System theo
ry) (1970), Bolt, Rinehart and Winston.
d Winston) (USA), Bernard Widrov (USA), [Adaptive Filters]
There was something described in Month P, 150-174.
以下、その構成を図を用いて説明する。The configuration will be explained below using figures.
第２図は従来の適応制御フィルタの構成例とその適用例
を示す適応雑音除去器の構成ブロック図である。FIG. 2 is a block diagram of the configuration of an adaptive noise remover showing an example of the configuration of a conventional adaptive control filter and an example of its application.
適応制御フィルタ１はトランスバーサル形フィルタ２及
びタップ係数更新回路３を有し、そのフィルタ２のタッ
プ係数の値がタップ係数更新回路３によって推定され逐
次制御される構成になっている。The adaptive control filter 1 has a transversal filter 2 and a tap coefficient updating circuit 3, and is configured such that the value of the tap coefficient of the filter 2 is estimated by the tap coefficient updating circuit 3 and sequentially controlled.
このような適応制御フィルタ１を用いた適応雑音除去器
は、音声等のアナログ信号を入力する２つのセンサ１０
−１．１０−２を有し、その各センサ１０−１゜１０・
−２にはアナログ信号をディジタル信号に変換するアナ
ログ／ディジタル変換器（以下、Ａ／Ｄ変換器という）
１１−１．１１−２がそれぞれ接続されている。An adaptive noise remover using such an adaptive control filter 1 includes two sensors 10 that input analog signals such as voice.
-1.10-2, each sensor 10-1°10.
-2 is an analog/digital converter (hereinafter referred to as A/D converter) that converts analog signals to digital signals.
11-1 and 11-2 are connected to each other.
一方のＡ／Ｄ変換器１１−１の出力側には加算器１２、
ディジタル信号をアナログ信号に変換するディジタル／
アナログ変換器（以下、Ｄ／Ａ変換器という）１３、及
び出力端子１４が縦続接続され、ざらに他方のＡ／Ｄ変
換器１１−２の出力側には適応制御フィルタ１中のトラ
ンスバーサル形フィルタ２が接続され、そのフィルタ２
が加算器１２に接続されている。On the output side of one A/D converter 11-1, an adder 12,
Digital/converts digital signals to analog signals
An analog converter (hereinafter referred to as a D/A converter) 13 and an output terminal 14 are connected in cascade, and roughly the output side of the other A/D converter 11-2 is connected to a transversal type converter in the adaptive control filter 1. Filter 2 is connected and the filter 2
is connected to the adder 12.
以上の構成において、センサ１０−１．１０−２に入力
されたアナログ信号はＡ／Ｄ変換器１１−１．１１−２
によって時刻にの時系列信号であるディジタル信号Ｘ１
に＝ Ｘ２ｋにそれぞれ変換される。一方のＡ／Ｄ変換
器１１−１の出力ディジタル信号Ｘｌｋは加算器１２に
入力されると共に、他方のＡ／Ｄ変換器１１−２の出力
入力される。そして出力ディジタル信号Ｘｌｋと予測信
号−Ｘｌには、加算器１２で加算され、その加算値信号
ＹｋがＤ／Ａ変換器１３でアナログ信号に変換されて出
力端子１４から出力される。In the above configuration, the analog signal input to the sensor 10-1.10-2 is transferred to the A/D converter 11-1.11-2.
Digital signal X1 which is a time series signal at time
= X2k, respectively. The output digital signal Xlk of one A/D converter 11-1 is input to the adder 12, and is also input to the output of the other A/D converter 11-2. The output digital signal Xlk and the prediction signal -Xl are added by an adder 12, and the added value signal Yk is converted into an analog signal by a D/A converter 13 and output from an output terminal 14.
適応制御フィルタ１において、トランスバーサル形フィ
ルタ２のタップ係数の値は、系の評価関数、例えば加算
器１２の出力信号Ｙｋの電力が最小となるようにタップ
係数更新回路３で逐次制御される。雑音除去に必要なタ
ップ数は、２つの入力信号ＸｌｋおよびＸ２にの性質に
より増減する。タップ係数更新の規範にＬＨＳアルゴリ
ズムを用いた場合、タップ数ｎが増すと、フィルタ２の
演算量及びタップ係数更新回路３の演算量がそのタップ
数ｎにほぼ比例して増加し、全タップ係数を更新するだ
めの時間が増加し、適応制御フィルタ１の収束速度が遅
くなるという性質があった。In the adaptive control filter 1, the values of the tap coefficients of the transversal filter 2 are sequentially controlled by the tap coefficient updating circuit 3 so that the power of the system evaluation function, for example, the output signal Yk of the adder 12, is minimized. The number of taps required for noise removal increases or decreases depending on the properties of the two input signals Xlk and X2. When the LHS algorithm is used as a standard for updating tap coefficients, as the number of taps n increases, the amount of calculations for the filter 2 and the amount of calculations for the tap coefficient update circuit 3 increase almost in proportion to the number of taps n, and the total tap coefficients This increases the time it takes to update the adaptive control filter 1 and slows down the convergence speed of the adaptive control filter 1.
（発明が解決しようとする問題点）
しかしながら、上記構成の適応制御フィルタでは、タッ
プ数ｎを、想定される入力信号Ｘ１ｋ。(Problems to be Solved by the Invention) However, in the adaptive control filter having the above configuration, the number of taps n is set to the assumed input signal X1k.
Ｘ２にの性質により必要とする最大の個数に固定してい
たため、タップ数ｎがそれより少なくてもよい入力信号
に対して必要以上のタップ数を使い、それによって適応
制御フィルタの収束が増々遅くなるという問題点があっ
た。Since the number of taps n is fixed to the maximum required due to the nature of There was a problem with that.
本発明は前記従来技術が持っていた問題点として、タッ
プ数固定による収束速度遅延の点について解決した適応
制御フィルタを提供するものである。The present invention provides an adaptive control filter that solves the problem of the prior art, which is the delay in convergence speed due to the fixed number of taps.
（問題点を解決するための手段）
本発明は前記問題点を解決するために、タップ係数をも
つトランスバーサル形フィルタを有し、そのフィルタの
伝達特性が刻々変化するか、あるいは一定のフレーム時
間毎に変化するように制御される適応制御フィルタにお
いて、入力の性質に応じて前記タップ係数の個数、すな
わちタップ数を制御するタップ数決定回路を設けたもの
である。(Means for Solving the Problems) In order to solve the above problems, the present invention has a transversal type filter having tap coefficients, and the transfer characteristics of the filter change every moment or have a constant frame time. In an adaptive control filter that is controlled to change at each time, a tap number determining circuit is provided that controls the number of tap coefficients, that is, the number of taps, depending on the nature of the input.
（作 用）
本発明によれば、以上のように適応制御フィルタを構成
したので、タップ数決定回路は入力の性質に応じてタッ
プ数を変化させ、それによって収束速度を速くさせるよ
うに働く。従って前記問題点を除去できるのである。(Function) According to the present invention, since the adaptive control filter is configured as described above, the tap number determining circuit changes the number of taps according to the nature of the input, thereby working to increase the convergence speed. Therefore, the above-mentioned problem can be eliminated.
（実施例）
第１図は本発明の実施例に係る適応制御フィルタの構成
とその適用例を示す適応雑音除去器の構成ブロック図で
ある。(Embodiment) FIG. 1 is a configuration block diagram of an adaptive noise remover showing the configuration of an adaptive control filter and an example of its application according to an embodiment of the present invention.
適応制御フィルタ２０は、相互に接続されたトランスバ
ーサル形フィルタ２１、タップ係数更新回路２２、及び
タップ数決定回路２３を有し、そのフィルタ２１のタッ
プ係数の値が［ＨＳアルゴリズムに基づくタップ係数更
新回路２２によって推定され逐次制御されると共に、該
フィルタ２１のタップ数がタップ数決定回路２３により
Ｒ適値Ｔに設定される構成になっている。The adaptive control filter 20 has a transversal filter 21, a tap coefficient update circuit 22, and a tap number determination circuit 23 that are connected to each other, and the value of the tap coefficient of the filter 21 is [tap coefficient update based on the HS algorithm]. It is estimated and successively controlled by a circuit 22, and the number of taps of the filter 21 is set to an appropriate R value T by a tap number determining circuit 23.
このような適応制御フィルタ２０を用いた適応雑音除去
器は、従来の第２図と同様に、音声等のアナログ信号を
入力する２つのセンサ３０−１．３０−２を有し、その
各センサ３０−１．３０−２には＾１０変換器３１−１
．３１−２がそれぞれ接続され、ざらにその一方のＡ／
Ｄ変換器３１−１の出力側に加算器３２、Ｏ／＾変換器
３３、及び出力端子３４が縦続接続されている。他方の
Ａ／Ｄ変換器３１−２の出力側には、適応制御フィルタ
２０中のトランスバーサル形フィルタ２１が接続され、
そのフィルタ２１が加算器３２に接続されている。また
、各センサ３０−１．３０−２の出力側はタップ数決定
回路２３に接続され、その回路２３に接続されたタップ
係数更新回路２２が加算器３２の出力側に接続されてい
る。なお、第１図中、３０ａはセンサ３０−１の位置信
号、３０ｂはセンサ３０−２の位置信号、トランスバー
サル形フィルタ２１の出力予測信号である。An adaptive noise remover using such an adaptive control filter 20 has two sensors 30-1 and 30-2 that input analog signals such as audio, as in the conventional one shown in FIG. 30-1.30-2 has ^10 converter 31-1
．． 31-2 are connected to each other, and roughly one of the A/
An adder 32, an O/^ converter 33, and an output terminal 34 are connected in cascade to the output side of the D converter 31-1. The transversal filter 21 in the adaptive control filter 20 is connected to the output side of the other A/D converter 31-2,
The filter 21 is connected to an adder 32. Further, the output side of each sensor 30-1, 30-2 is connected to a tap number determining circuit 23, and the tap coefficient updating circuit 22 connected to the circuit 23 is connected to the output side of the adder 32. In FIG. 1, 30a is the position signal of the sensor 30-1, 30b is the position signal of the sensor 30-2, and the predicted output signal of the transversal filter 21.
第３図は第１図のタップ数決定回路２３の構成例を示す
ブロック図である。このタップ数決定回路２３は、２つ
のセンサ３０−１．３０−２の雑音源に対する位置信号
３０ａ 、 ３０ｂから２つのセンサ３０−１．３０−
２の雑音源との距離差ｒ （ｍ）を求めるセンサ位置比
較回路４０を有し、その回路４０の出力側に乗算器旧が
接続されている。乗算器４１は、距離差１（ｍ）当りに
必要なタップ数ｔと距離差ｒとを乗算してタップ数丁を
求める回路である。FIG. 3 is a block diagram showing an example of the configuration of the tap number determining circuit 23 shown in FIG. 1. This tap number determination circuit 23 calculates the position signals 30a and 30b for the noise source of the two sensors 30-1.30-2 from the two sensors 30-1.30-.
The sensor position comparison circuit 40 calculates the distance difference r (m) from the noise source of No. 2, and a multiplier 1 is connected to the output side of the circuit 40. The multiplier 41 is a circuit that calculates the number of taps by multiplying the number t of taps required per distance difference 1 (m) by the distance difference r.
次に、第１図及び第３図の動作を説明する。Next, the operations shown in FIGS. 1 and 3 will be explained.
第１図のセンサ３０−１．３０−２に入力されたアナロ
グ信号は、Ａ／Ｄ変換器３１−１．３１−２によって時
刻にの時系列信号である出力ディジタル信号Ｘ１に、Ｘ
２ｋにそれぞれ変換される。一方の出力ディジタル信号
Ｘｌｋは所望信号３１にとそれと無相関な雑音Ｎｌｋと
の和であり、他方の出力ディジタル信号Ｘ２には雑音Ｎ
１にと相関のめる雑音Ｎ２にである。The analog signal input to the sensor 30-1.30-2 in FIG.
2k respectively. One output digital signal Xlk is the sum of the desired signal 31 and a noise Nlk uncorrelated with it, and the other output digital signal
1 to the noise N2.
そして一方の出力ディジタル信号Ｘ１には加算器３２に
入力されると共に、他方の出力ディジタル信号Ｘ２には
トランスバーサル形フィルタ２１を経て予測信号−Ｎ１
にとなり前記加算器３２へ入力される。そ換器３３でア
ナログ信号に変換されて出力端子３４から出力されると
共に、該加算値信号Ｙｋがタップ係数更新回路２２へ供
給される。また、各センサ３０−１．３０−２の雑音源
に対する位置信号３０ａ 、 ３０ｂがタップ数決定回
路２３に供給される。One output digital signal X1 is inputted to the adder 32, and the other output digital signal X2 is inputted to the prediction signal -N1 via the transversal filter 21.
and is input to the adder 32. The converter 33 converts it into an analog signal and outputs it from the output terminal 34, and the added value signal Yk is supplied to the tap coefficient updating circuit 22. Further, position signals 30a and 30b for the noise source of each sensor 30-1 and 30-2 are supplied to the tap number determining circuit 23.
第３図のタップ数決定回路２３では、センサ位置比較回
路４０が２つの位置信号３０ａ 、 ３０ｂを比較して
２つのセンサ３０−１．３０−２の雑音源との距離差ｒ
（ｍ）を求める。この距離差ｒは乗算器４１により、
距離差１（ｍ）当りに必要なタップ数ｔと掛算されて必
要最小のタップ数Ｔ（＝ｒ−ｔ）が求められ、そのタッ
プ数丁が第１図のタップ係数更新回路２２及びトランス
バーサル形フィルタ２１に供給される。In the tap number determination circuit 23 of FIG. 3, a sensor position comparison circuit 40 compares the two position signals 30a and 30b and determines the distance difference r between the two sensors 30-1, 30-2 and the noise source.
Find (m). This distance difference r is calculated by the multiplier 41,
The required minimum number of taps T (= r - t) is obtained by multiplying by the number of taps t required per distance difference 1 (m), and this number of taps is used in the tap coefficient updating circuit 22 and the transversal shown in FIG. is supplied to a shaped filter 21.
そのため、必要最小数のタップ数丁に対してフィルタ２
１の演算と、タップ係数更新回路２２によるタップ係数
の更新が行われ、それによってタップ係数更新の時間が
短くなって適応制御フィルタ２０の収束速度が速くなる
。このように、従来の適応制御フィルタでは想定される
最大距離差ｒＩｌｌａｘに対してトランスバーサル形フ
ィルタのタップ数を’ｍａｘ−１と固定していたため、
距離差ｒがｒｍａｘより小さいとき、余分な処理をし、
その結果収束が遅くなっていたのに対し、本実施例では
タップ数ｒ−ｔを可変構成にして収束速度の向上を図っ
ている。Therefore, for the minimum number of taps required, filter 2
1 and the tap coefficients are updated by the tap coefficient update circuit 22, thereby shortening the time for updating the tap coefficients and increasing the convergence speed of the adaptive control filter 20. In this way, in the conventional adaptive control filter, the number of taps of the transversal filter was fixed at 'max-1 for the assumed maximum distance difference rIllax;
When the distance difference r is smaller than rmax, perform extra processing,
As a result, the convergence was slow, but in this embodiment, the number of taps rt is made variable to improve the convergence speed.
第４図は本発明の他の実施例に係る適応制御フィルタの
構成とその適用例を示す適応雑音除去器の構成ブロック
図である。この第４図では、タップ数決定回路４３を除
く伯の部分が第１図の実施例と同一構成になっている。FIG. 4 is a block diagram of the configuration of an adaptive noise remover showing the configuration of an adaptive control filter and an example of its application according to another embodiment of the present invention. In FIG. 4, the parts marked with squares except for the tap number determining circuit 43 have the same configuration as the embodiment shown in FIG.
この実施例の適応制御フィルタ２０は、トランスバーサ
ル形フィルタ２１、タップ係数更新回路２２、及びタッ
プ数決定回路４３を有している。このタップ数決定回路
４３は、Ａ／Ｄ変換器３１−１の出力ディジタル信号Ｘ
ｌｋと加算器３２の加算値信号Ｙｋとに基づき、所望の
信号対雑音比（以下、ＳＮ比という）が達成されるよう
な必要最小数のタップ数ｎｋ＋１を決定し、そのタップ
数ｎｋ＋１をタップ係数更新回路２２及びトランスバー
サル形フィルタ２１に供給する構成になっている。The adaptive control filter 20 of this embodiment includes a transversal filter 21, a tap coefficient updating circuit 22, and a tap number determining circuit 43. This tap number determining circuit 43 receives the output digital signal X of the A/D converter 31-1.
Based on lk and the addition value signal Yk of the adder 32, determine the minimum number of taps nk+1 necessary to achieve a desired signal-to-noise ratio (hereinafter referred to as SN ratio), and tap the number of taps nk+1. The configuration is such that the coefficient update circuit 22 and the transversal filter 21 are supplied with the signal.
第５図は第４図のタップ数決定回路４３の構成例を示す
ブロック図である。このタップ数決定回路４３は、加算
値信号Ｙ の平均電力Ｖ″ｋを求める平に
均電力検出回路５０−１と、出力ディジタル信号Ｘｌｋ
の平均電力Ｘｌｋを求める平均電力検出回路５０−２と
を有し、その両回路５０−１．５０−２の出力側にＳＮ
比改善度検出回路５１、ＳＮ比改善度比較回路５２、及
び加算器５３が縦続接続されている。ＳＮ比改善度検出
回路５１は平均電力Ｙ２ｋ 、”ｌｋからＳＮ比改善度
Ｐを求める回路、ＳＮ比改善度比較回路５２は所望の基
準ＳＮ比改善度Ｐ。とＳＮ比改善度Ｐを比較してそれに
応じた比較値ｍを出力する回路、及び加算器５３は時刻
にでのタップ数ｎｋと比較値ｍを加算して時刻に＋１で
のタップ数’に＋１を求める回路である。FIG. 5 is a block diagram showing an example of the configuration of the tap number determining circuit 43 shown in FIG. 4. This tap number determination circuit 43 includes an average power detection circuit 50-1 for determining the average power V''k of the sum signal Y, and an output digital signal Xlk.
and an average power detection circuit 50-2 for calculating the average power Xlk of
A ratio improvement degree detection circuit 51, an SN ratio improvement degree comparison circuit 52, and an adder 53 are connected in cascade. The SN ratio improvement degree detection circuit 51 is a circuit that calculates the SN ratio improvement degree P from the average power Y2k and "lk, and the SN ratio improvement degree comparison circuit 52 compares the SN ratio improvement degree P with a desired standard SN ratio improvement degree P. The adder 53 is a circuit that adds the number of taps nk at time and the comparison value m to obtain +1 for the number of taps at +1 at time.
以上の構成において、第４図のＡ／Ｄ変換器３１−１の
出力ディジタル信号Ｘ１にと加算器３２の加算値信号Ｙ
ｋとがタップ数決定回路４３に供給されると、第５図の
各平均電力検出回路５０−１．５０−２は加算善度Ｐ
を求める。このＳＮ比改善度Ｐは、ＳＮ比改＠度比較回
路５２により、所望の基準ＳＮ比改善度Ｐ。と比較され
、Ｐ＞Ｐｏの場合は比較値ｍ＝−１が、Ｐ＝Ｐ の場
合はｍ＝ｏが、ＰＤＰ。の場合はｍ＝１が、それぞれ該
ＳＮ比改善度比較回路５２から出力される。この比較値
ｍは加算器５３により、時刻にでのタップ数ｎｋと加算
それ、時刻に＋１でのタップ数ｎｋ＋１として出力され
、第４図のタップ係数更新回路２２及びトランスバーサ
ル形フィルタ２１に供給される。そのため、従来の適応
制御フィルタではタップ数が固定されているために余分
な処理を行っていたが、本実施例では必要最小数のタッ
プ数’に＋１で高速処理を行って所望以上のＳＮ比改善
度を得ることができる。In the above configuration, the output digital signal X1 of the A/D converter 31-1 in FIG.
k is supplied to the tap number determination circuit 43, each average power detection circuit 50-1, 50-2 in FIG. 5 determines the addition goodness P. This SN ratio improvement degree P is determined by the SN ratio change@degree comparison circuit 52 to a desired reference SN ratio improvement degree P. When P>Po, the comparison value m=-1 is the PDP, and when P=P, the comparison value m=o is the PDP. In this case, m=1 is output from the SN ratio improvement comparison circuit 52, respectively. This comparison value m is added to the number of taps nk at time by an adder 53, and is output as the number of taps nk+1 at time +1, and is supplied to the tap coefficient update circuit 22 and transversal filter 21 in FIG. be done. Therefore, in conventional adaptive control filters, the number of taps is fixed and extra processing is performed, but in this embodiment, high-speed processing is performed by adding 1 to the required minimum number of taps to achieve an S/N ratio higher than desired. You can get the degree of improvement.
なお、本発明は、図示の実施例に限定されず、タップ数
決定回路２３．４３を第３図及び第５図以外の回路で構
成したり、あるいは適応制御フィルタ２０を適応雑音除
去器以外のものに適用する等、種々の変形が可能である
。Note that the present invention is not limited to the illustrated embodiment, and the tap number determining circuits 23 and 43 may be configured with circuits other than those shown in FIGS. 3 and 5, or the adaptive control filter 20 may be configured with a circuit other than an adaptive noise remover. Various modifications are possible, such as application to things.
（発明の効果）
以上詳細に説明したように、本発明によれば、タップ数
決定回路により、トランスバーサル形フィルタのタップ
数を入力の性質に応じて可変構成にしたので、必要最小
数のタップ係数に対してフィルタの演痒及びタップ係数
の更新を行えばよい。(Effects of the Invention) As described in detail above, according to the present invention, the number of taps of the transversal filter is configured to be variable according to the nature of the input by the tap number determining circuit, so that the minimum number of taps required can be set. It is sufficient to operate the filter and update the tap coefficients for the coefficients.
従ってタップ係数更新の時間を短くすることができ、そ
れにより適応制御フィルタにおける収束速度の高速化と
いう効果が期待できる。Therefore, the time for updating the tap coefficients can be shortened, and the effect of increasing the convergence speed in the adaptive control filter can thereby be expected.
第１図は発明の実施例に係る適応制御フィルタの構成例
とその適用例を示す適応雑音除去器の構成ブロック図、
第２図は従来の適応制御フィルタの構成例とその適用例
を示す適応雑音除去器の構成ブロック図、第３図は第１
図のタップ数決定回路の構成ブロック図、第４図は本発
明の他の適応制御フィルタの構成例とその適用例を示す
適応雑音除去器の構成ブロック図、第５図は第４図のタ
ップ数決定回路の構成ブロック図である。
２０・・・・・・適応制御フィルタ、２１・・・・・・
トランスバーサル形フィルタ、２２・・・・・・タップ
係数更新回路、２３゜４３・・・・・・タップ数決定回
路、３０−１．３０−２・・・・・・センサ、３１−１
．３１−２・・・・・・Ａ／Ｄ変換器、３２・・・・・
・加算器、３３・・・・・・Ｄ／Ａ変換器。FIG. 1 is a configuration block diagram of an adaptive noise remover showing an example of the configuration of an adaptive control filter and an example of its application according to an embodiment of the invention;
Figure 2 is a configuration block diagram of an adaptive noise remover showing an example of the configuration of a conventional adaptive control filter and an example of its application.
4 is a configuration block diagram of an adaptive noise remover showing an example of the configuration of another adaptive control filter of the present invention and an example of its application. FIG. FIG. 2 is a configuration block diagram of a number determining circuit. 20...adaptive control filter, 21...
Transversal filter, 22...Tap coefficient update circuit, 23゜43...Tap number determination circuit, 30-1.30-2...Sensor, 31-1
．． 31-2...A/D converter, 32...
- Adder, 33...D/A converter.
Claims (1)
し、そのフィルタの伝送特性が更新制御される適応制御
フィルタにおいて、 入力の性質に応じて前記タップ係数の個数を制御するタ
ップ数決定回路を設けたことを特徴とする適応制御フィ
ルタ。 ２、前記タップ数決定回路は、センサの雑音源に対する
位置関係に基づいてタップ係数の個数を制御する特許請
求の範囲第１項記載の適応制御フィルタ。 ３、前記タップ数決定回路は、所定の信号対雑音比改善
度に応じてタップ係数の個数を制御する特許請求の範囲
第１項記載の適応制御フィルタ。[Claims] 1. An adaptive control filter having a transversal filter having tap coefficients, in which the transmission characteristics of the filter are updated and controlled, comprising: a tap that controls the number of the tap coefficients according to the nature of the input; An adaptive control filter characterized by being provided with a number determining circuit. 2. The adaptive control filter according to claim 1, wherein the tap number determining circuit controls the number of tap coefficients based on the positional relationship of the sensor with respect to the noise source. 3. The adaptive control filter according to claim 1, wherein the tap number determining circuit controls the number of tap coefficients according to a predetermined degree of improvement of the signal-to-noise ratio.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8229887A JPS63248218A (en) | 1987-04-03 | 1987-04-03 | Adaptive control filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8229887A JPS63248218A (en) | 1987-04-03 | 1987-04-03 | Adaptive control filter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63248218A true JPS63248218A (en) | 1988-10-14 |
Family
ID=13770641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8229887A Pending JPS63248218A (en) | 1987-04-03 | 1987-04-03 | Adaptive control filter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63248218A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0490614A (en) * | 1990-08-03 | 1992-03-24 | Nippon Telegr & Teleph Corp <Ntt> | Equalizer |
| US6496845B1 (en) | 1998-11-18 | 2002-12-17 | Nec Corporation | Low pass filter |
| EP1441328A1 (en) * | 2001-10-22 | 2004-07-28 | Sony Corporation | Speech recognition apparatus and speech recognition method |
| JP2009122596A (en) * | 2007-11-19 | 2009-06-04 | Nec Corp | Noise canceling device, noise canceling method and noise canceling program |
| JP2009177717A (en) * | 2008-01-28 | 2009-08-06 | Nec Electronics Corp | Adaptive equalizer |
| JP2013511750A (en) * | 2009-12-28 | 2013-04-04 | 歌尓声学股▲ふん▼有限公司 | Microphone array noise reduction control method and apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52144945A (en) * | 1976-05-28 | 1977-12-02 | Fujitsu Ltd | Digital filter |
| JPS60206232A (en) * | 1984-03-30 | 1985-10-17 | Hitachi Denshi Ltd | Automatic equalization system |
-
1987
- 1987-04-03 JP JP8229887A patent/JPS63248218A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52144945A (en) * | 1976-05-28 | 1977-12-02 | Fujitsu Ltd | Digital filter |
| JPS60206232A (en) * | 1984-03-30 | 1985-10-17 | Hitachi Denshi Ltd | Automatic equalization system |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0490614A (en) * | 1990-08-03 | 1992-03-24 | Nippon Telegr & Teleph Corp <Ntt> | Equalizer |
| US6496845B1 (en) | 1998-11-18 | 2002-12-17 | Nec Corporation | Low pass filter |
| EP1441328A1 (en) * | 2001-10-22 | 2004-07-28 | Sony Corporation | Speech recognition apparatus and speech recognition method |
| EP1441328A4 (en) * | 2001-10-22 | 2005-11-23 | Sony Corp | Speech recognition apparatus and speech recognition method |
| US7031917B2 (en) | 2001-10-22 | 2006-04-18 | Sony Corporation | Speech recognition apparatus using distance based acoustic models |
| US7321853B2 (en) | 2001-10-22 | 2008-01-22 | Sony Corporation | Speech recognition apparatus and speech recognition method |
| JP2009122596A (en) * | 2007-11-19 | 2009-06-04 | Nec Corp | Noise canceling device, noise canceling method and noise canceling program |
| JP2009177717A (en) * | 2008-01-28 | 2009-08-06 | Nec Electronics Corp | Adaptive equalizer |
| US8179956B2 (en) | 2008-01-28 | 2012-05-15 | Renesas Electronics Corporation | Adaptive equalizer and adaptive equalization method |
| JP2013511750A (en) * | 2009-12-28 | 2013-04-04 | 歌尓声学股▲ふん▼有限公司 | Microphone array noise reduction control method and apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5390364A (en) | Least-mean squares adaptive digital filter havings variable size loop bandwidth | |
| US7483479B2 (en) | Scaled signal processing elements for reduced filter tap noise | |
| CA2273552C (en) | Noise cancelling method and noise cancelling unit | |
| EP0098748A2 (en) | Adaptive filters | |
| US5644641A (en) | Noise cancelling device capable of achieving a reduced convergence time and a reduced residual error after convergence | |
| EP0333477A2 (en) | Process control system | |
| EP0660958A1 (en) | Sampled-data filter with low delay | |
| JPS63248218A (en) | Adaptive control filter | |
| EP0476973B1 (en) | Noise shaping circuit | |
| US5636151A (en) | Adaptive filter capable of removing a residual echo at a rapid speed | |
| JP2001251167A (en) | Adaptive filter | |
| US7225215B2 (en) | Adaptive filter employing adaptively controlled forgetting factor and adaptively controlling method of forgetting factor | |
| JP3250577B2 (en) | Adaptive signal processor | |
| US7109608B2 (en) | Advanced smooth transition switch | |
| JPH0895577A (en) | Noise controller | |
| JP2538633B2 (en) | Adaptive filter | |
| JPH0730373A (en) | Digital filter | |
| JPH05252000A (en) | Signal processing unit | |
| JPS5941004A (en) | Process control device | |
| US7979483B1 (en) | Multiplexed proportional-integral-derivative filter architecture (Mux-PID) for control-loop applications | |
| JPH03297228A (en) | Adaptive equalizer controller | |
| JP3394425B2 (en) | Echo canceller | |
| RU2148269C1 (en) | Adaptive control system for neutral-delay objects | |
| JPS61273008A (en) | Adaptive type transversal filter | |
| JPS6369311A (en) | Adaptive noise eliminating device |