JPS6324662Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案は、FET（電界効果トランジスタ）が
本質的に可変抵抗素子であるから、このFETを
たとえば電圧制御バンドパスフイルタにおける制
御素子として用いたような場合におけるFETに
よる可変抵抗回路に関するものである。[Detailed explanation of the invention] Since the FET (Field Effect Transistor) is essentially a variable resistance element, this invention allows for variable resistance by the FET when used as a control element in a voltage-controlled bandpass filter, for example. It is related to resistance circuits.

従来、電圧制御バンドパスフイルタとしては第
１図に示すようなブリツジドＴフイルタがある。
すなわち、＋入力端子が接地されたOPアンプ１の
−入力端子・出力端子２間に抵抗３およびコンデ
ンサ４，５を接続するとともに、このコンデンサ
４，５の中点と接地との間にFET６を接続し、
このFET６のドレンに入力端子７から抵抗８を
介して交流信号電圧に印加するとともに、ゲート
に対し電圧制御端子９からゲートバイアス電圧を
印加するものである。これにより、出力端子２か
らの出力信号の中心周波数は、抵抗３，８、コン
デンサ４，５および可変抵抗素子として動作する
FET６の内部抵抗により決定される。したがつ
て、入力端子７に加えられた交流信号電圧は電圧
制御端子９に与えられた制御電圧によつて定めら
れた周波数成分のみが出力端子２から取出される
ものである。すなわち、FET６の内部抵抗値が
中心周波数設定要素となるものであるが、この
FET６の内部抵抗は電圧制御端子９に与えられ
る制御電圧によつて変化することは当然として
も、周囲温度の変化に対しても感応して変化して
しまい、中心周波数を精密に制御しようとする
と、対温度特性の安定化が大きな制約となるもの
である。 Conventionally, there is a bridged T filter as shown in FIG. 1 as a voltage controlled band pass filter.
That is, a resistor 3 and capacitors 4 and 5 are connected between the - input terminal and output terminal 2 of the OP amplifier 1 whose + input terminal is grounded, and an FET 6 is connected between the midpoint of the capacitors 4 and 5 and the ground. connection,
An AC signal voltage is applied to the drain of this FET 6 from an input terminal 7 via a resistor 8, and a gate bias voltage is applied to the gate from a voltage control terminal 9. As a result, the center frequency of the output signal from the output terminal 2 operates as the resistors 3 and 8, the capacitors 4 and 5, and the variable resistance element.
Determined by the internal resistance of FET6. Therefore, of the AC signal voltage applied to the input terminal 7, only the frequency component determined by the control voltage applied to the voltage control terminal 9 is extracted from the output terminal 2. In other words, the internal resistance value of FET6 becomes the center frequency setting element, but this
It goes without saying that the internal resistance of the FET 6 changes depending on the control voltage applied to the voltage control terminal 9, but it also changes in response to changes in ambient temperature, so if you try to precisely control the center frequency, , stabilization of temperature characteristics is a major constraint.

そこで、周囲温度変化に対する安定化を考慮し
たものが第２図に示すように知られている。すな
わち、FET６の他に、このFET６とその特性を
近似させ、熱的に同条件に組合わされて動作する
FET１０を設けたもので、FET６，１０は通常
同一チツプ上に作られる。このFET１０のドレ
ンはバイアス電源１１により直流順バイアス電圧
が印加されるものであり、ソース・接地間には抵
抗１２および直流電源１３が挿入されている。ま
た、FET１０のソースは＋入力端子が接地され
たOPアンプ１４の−入力端子に入力され、この
OPアンプ１４の出力端子はFET６，１０双方の
ゲートに接続されている。さらに、このソース側
に抵抗１５を介して電圧制御端子９が接続されて
いる。 Therefore, a known method is shown in FIG. 2 that takes stabilization against changes in ambient temperature into consideration. In other words, in addition to FET6, the characteristics of this FET6 are approximated, and they are combined and operated under the same thermal conditions.
FET 10 is provided, and FETs 6 and 10 are usually made on the same chip. A DC forward bias voltage is applied to the drain of the FET 10 by a bias power supply 11, and a resistor 12 and a DC power supply 13 are inserted between the source and ground. In addition, the source of FET 10 is input to the - input terminal of OP amplifier 14 whose + input terminal is grounded, and this
The output terminal of the OP amplifier 14 is connected to the gates of both FETs 6 and 10. Furthermore, a voltage control terminal 9 is connected to this source side via a resistor 15.

このような構成により、FET６を中心周波数
を決定させるべく制御可変抵抗素子とし、FET
１０を温度補償のための参照可変抵抗素子とする
ものであり、その動作を概略的に説明すると、ま
ず、バイアス電源１１によりFET１０のドレン
に順バイアス電圧が印加されると、そのドレン電
流はソースから抵抗１２を通つて直流電源１３に
向つて流れるが、FET１０のソース電圧はOPア
ンプ１４により監視されてその電圧V_S＝0Vとな
るように、このOPアンプ１４の出力電圧によつ
てFET１０のゲート電圧が制御される。すなわ
ち、バイアス電源１１によりドレン・ソース間電
圧が設定されたFET１０はそのドレン電流が
（直流電源１３の電圧）／（抵抗１２の抵抗値）
により決定されるため、FET１０の内部抵抗は
バイアス電源１１、直流電源１３の電圧により設
定された一定の値となる。従つて、FET１０と
特性の近似したFET６にもFET１０と同じゲー
ト電圧が印加されているため、このFET６の内
部抵抗もFET１０にて設定された内部抵抗と同
値となる。そして、周囲温度が変化してこの内部
抵抗が変化しようとすると、OPアンプ１４の働
きによりFET１０側の内部抵抗が変化しないよ
うにそのゲート電圧が変化して温度補償され、同
じゲート電圧にてFET６も温度補償させるとい
うものである。 With this configuration, FET6 is used as a controlled variable resistance element to determine the center frequency, and the FET
10 is a reference variable resistance element for temperature compensation, and its operation will be briefly explained. First, when a forward bias voltage is applied to the drain of the FET 10 by the bias power supply 11, the drain current is The source voltage of the FET 10 is monitored by the OP amplifier 14, and the output voltage of the OP amplifier 14 controls the output voltage of the FET 10 so that the voltage V _S =0V. Gate voltage is controlled. In other words, the drain current of the FET 10 whose drain-source voltage is set by the bias power supply 11 is (voltage of the DC power supply 13)/(resistance value of the resistor 12).
Therefore, the internal resistance of the FET 10 has a constant value set by the voltages of the bias power supply 11 and the DC power supply 13. Therefore, since the same gate voltage as FET 10 is applied to FET 6, which has characteristics similar to those of FET 10, the internal resistance of FET 6 also has the same value as the internal resistance set in FET 10. When the ambient temperature changes and this internal resistance is about to change, the gate voltage changes and temperature compensation is performed so that the internal resistance on the FET 10 side does not change due to the action of the OP amplifier 14, and with the same gate voltage, the FET 6 It also provides temperature compensation.

このような温度補償の下に、電圧制御端子９に
与えられる制御電圧によつて抵抗１５に流れる電
流分がFET１０のドレン電流を増減させるため
に、このFET１０の内部抵抗が制御され、従つ
て、同じゲート電圧で制御されるFET６の内部
抵抗も、同様に電圧制御端子９に与えられた制御
電圧により変化し、バンドパスフイルタの中心周
波数が制御されることになる。 Under such temperature compensation, the current flowing through resistor 15 in response to the control voltage applied to voltage control terminal 9 increases or decreases the drain current of FET 10, thereby controlling the internal resistance of FET 10. Accordingly, the internal resistance of FET 6, which is controlled by the same gate voltage, also changes in response to the control voltage applied to voltage control terminal 9, thereby controlling the center frequency of the bandpass filter.

しかしながら、この第２図に示すものでも温度
補償は不十分なものである。すなわち、一般に、
FETの微少ドレン電圧領域におけるV_DS−I_D特性
は、第３図に示すように、正・負領域や動作レベ
ルによつてその抵抗値やその温度係数が異なつて
著しい非直線性を示すため、第２図に示す構成で
は、FET６のドレン電圧が交流電圧であるのに
対しFET１０のドレン電圧が直流電圧であるこ
とから、上記特性を考慮した場合、FET６の内
部抵抗の追従性はかなり悪くなり、温度補償性が
悪いものである。 However, even the device shown in FIG. 2 provides insufficient temperature compensation. That is, in general,
As shown in Figure 3, the FET's V _DS -I _D characteristics in the small drain voltage region exhibit significant nonlinearity, with the resistance value and temperature coefficient varying depending on the positive/negative region and operating level. In the configuration shown in Figure 2, the drain voltage of FET 6 is an AC voltage, while the drain voltage of FET 10 is a DC voltage, so when the above characteristics are taken into account, the followability of the internal resistance of FET 6 is quite poor. Therefore, the temperature compensation property is poor.

この考案は、このような点に鑑みなされたもの
で、上記従来方式を改良して、周囲温度変化に対
する制御可変抵抗素子としてのFETの抵抗値変
化を極力抑えることができるFETによる可変抵
抗回路を得ることを目的とするものである。 This idea was developed in view of these points, and by improving the conventional method described above, we created a variable resistance circuit using an FET that can minimize changes in the resistance value of the FET as a control variable resistance element due to changes in ambient temperature. The purpose is to obtain.

この考案は、制御可変抵抗素子としてのFET
のドレンにバイアス回路により所定の直流バイア
ス電圧を印加して、この直流バイアス電圧に交流
電圧を重畳させることにより、FETの動作レベ
ルの改善を図り、温度補償が向上するように構成
したものである。 This idea is based on FET as a controlled variable resistance element.
By applying a predetermined DC bias voltage to the drain of the FET using a bias circuit and superimposing an AC voltage on this DC bias voltage, the operating level of the FET is improved and temperature compensation is improved. .

この考案の一実施例を第４図および第５図に基
づいて説明する。第１図ないし第３図で示した部
分と同一部分は同一符号を用い説明も省略する。
この実施例は、FET６のドレンにバイアス回路
を構成するバイアス電源１６をチヨークコイル１
７を介して接続し、FET６のドレンに直流バイ
アス電圧を印加するようにしたものである。ここ
で、チヨークコイル１７のインダクタンスは動作
周波数におけるインピーダンスがFET６の内部
抵抗に比べて充分高くなるように選ばれている。 An embodiment of this invention will be described based on FIGS. 4 and 5. Components that are the same as those shown in FIGS. 1 to 3 are designated by the same reference numerals, and description thereof will be omitted.
In this embodiment, a bias power supply 16 constituting a bias circuit is connected to the drain of the FET 6 by a bias coil 1.
7 to apply a DC bias voltage to the drain of the FET 6. Here, the inductance of the chiyoke coil 17 is selected so that the impedance at the operating frequency is sufficiently higher than the internal resistance of the FET 6.

ところで、再度第３図に示したV_DS−I_D特性を
考察してみると、±0.1〜0.2V領域における特性は
その正・負領域によつて動作抵抗が異なり、ま
た、その動作レベルによつても異なつている。更
に詳しくいえば、正領域においてはドレン電圧が
高くなる程その動作抵抗が高く、負領域において
はドレン電圧が高く（絶対値）なる程その動作抵
抗が低くなる傾向を示し、しかも、正領域におけ
る抵抗値の対温度変化率のほうが負領域における
抵抗値の対温度変化率よりかなり上まわつている
ことがわかる。 By the way, if we consider the V _DS - _ID characteristics shown in Figure 3 again, the characteristics in the ±0.1 to 0.2 V region show that the operating resistance differs depending on the positive and negative regions, and that the operating level It looks different even though it is different. More specifically, in the positive region, the higher the drain voltage, the higher the operational resistance, and in the negative region, the higher the drain voltage (absolute value), the lower the operational resistance. It can be seen that the rate of change in resistance value with respect to temperature is considerably higher than the rate of change in resistance value with respect to temperature in the negative region.

しかして、この実施例ではこの点を考慮し、ま
ず、FET１０のドレンに対するバイアス電圧お
よびFET６のドレンに対するバイアス電圧が逆
バイアスとなり負領域に動作レベルが設定される
ようバイアス電源１１，１６の極性が設定されて
いる。このため、OPアンプ１４の入力端子の極
性および直流電源１３の極性も第２図とは逆極性
とされている。さらに具体的には、FET１０の
ドレンに対する直流バイアス電圧は−0.1V、
FET６のドレンに対する直流バイアス電圧はこ
れよりも低く−0.05Vに設定されている。すなわ
ち、参照可変抵抗素子として動作するFET１０
の動作点を−0.1Vと対温度変化率の少ない負領
域に設定し、それに従つて動作し制御可変抵抗素
子として作用するFET６は同様に負領域にてそ
の半分の−0.05Vにバイアスし、この−0.05Vの
バイアス電圧に入力端子７からの交流電圧信号約
0.2V（ピーク値）が重畳されるように設定されて
いる。 Therefore, in this embodiment, taking this point into consideration, first, the polarity of the bias power supplies 11 and 16 is changed so that the bias voltage to the drain of FET 10 and the bias voltage to the drain of FET 6 are reverse biased and the operating level is set in the negative region. It is set. Therefore, the polarity of the input terminal of the OP amplifier 14 and the polarity of the DC power supply 13 are also reversed from those in FIG. More specifically, the DC bias voltage for the drain of FET10 is -0.1V,
The DC bias voltage for the drain of FET6 is set lower than this, at -0.05V. In other words, the FET 10 operates as a reference variable resistance element.
The operating point of FET 6 is set to -0.1V, which is a negative region with a small rate of change with respect to temperature, and the FET6, which operates accordingly and acts as a control variable resistance element, is similarly biased to -0.05V, half of that, in the negative region. The AC voltage signal from input terminal 7 is approximately equal to this -0.05V bias voltage.
It is set so that 0.2V (peak value) is superimposed.

このようなバイアス条件の下、周囲温度とバン
ドパスフイルタの中心周波数との関係を測定した
ところ、第５図に曲線Ａで示すような平坦な特性
が得られ、対温度特性が良好となつたものであ
る。この曲線Ａ付近の斜線で示す領域Ｂは、上記
バイアス条件の下にFET６，１０を変えた場合
のバラツキ領域を示す。ちなみに、従来と同様に
FET６のバイス電圧＝0V、FET１０のバイアス
電圧＝−0.1Vのバイアス条件では第５図に曲線
Ｃで示すような対温度特性の悪いものとなつたも
のである。また、FET６，１０双方のバイアス
電圧を共に−0.1Vとした場合には曲線Ｄ、FET
６のバイアス条件では曲線Ｅとなり、これらのバ
イアス条件でも対温度特性は悪いものである。 When we measured the relationship between the ambient temperature and the center frequency of the bandpass filter under these bias conditions, we obtained a flat characteristic as shown by curve A in Figure 5, indicating good temperature characteristics. It is something. A shaded area B near this curve A indicates a variation area when FETs 6 and 10 are changed under the above bias conditions. By the way, as usual
Under the bias conditions of FET 6 bias voltage = 0V and FET 10 bias voltage = -0.1V, the temperature characteristics were poor as shown by curve C in FIG. In addition, when the bias voltage of both FET6 and FET10 is set to -0.1V, curve D, FET
Under bias condition No. 6, curve E is obtained, and the temperature characteristics are poor even under these bias conditions.

しかして、この考案による可変抵抗回路を採用
した第４図に示すような電圧制御バンドパスフイ
ルタは、本出願人が既に提案済みの超音波発生装
置（特開昭54−150115号公報参照）に採用、すな
わち、超音波発振のフイードバツクループ中に置
き、超音波変換器の駆動電圧あるいは駆動電流と
振動速度検出信号との間のあらかじめ定められた
位相差からの移相量を検出してそのバンドパスフ
イルムを制御し、超音波変換器の共振周波数を追
尾発振させるようにすれば、発振追尾範囲を温度
ドリフトが少なくなつた分だけ狭く設定できるの
で、超音波変換器の副共振周波数等による誤動作
の影響を少なくでき、一層安定した発振が得ら
れ、一層余裕のある設計が可能となるものであ
る。もつとも、この考案の可変抵抗回路の適用例
は電圧制御バンドパスフイルタに限られるもので
はない。 Therefore, the voltage-controlled bandpass filter as shown in FIG. 4, which employs a variable resistance circuit according to this invention, has been applied to an ultrasonic generator already proposed by the applicant (see Japanese Patent Application Laid-Open No. 150115/1983). In other words, it is placed in the feedback loop of ultrasonic oscillation and detects the amount of phase shift from a predetermined phase difference between the driving voltage or driving current of the ultrasonic transducer and the vibration velocity detection signal. By controlling the bandpass film to cause tracking oscillation at the resonant frequency of the ultrasonic transducer, the oscillation tracking range can be set narrower by the amount of temperature drift reduced, so the sub-resonant frequency of the ultrasonic transducer, etc. This reduces the influence of malfunctions due to oscillation, provides more stable oscillation, and allows for a design with more margin. However, the application of the variable resistance circuit of this invention is not limited to voltage-controlled bandpass filters.

この考案は、上述したように制御可変抵抗素子
としてのFETのドレンに所定の直流バイアス電
圧を印加するバイアス回路を設けたので、交流電
圧がこの直流バイアス電圧に重畳されることにな
り、FETの動作レベルの改善によりその対温度
特性の向上を図ることができ、この場合、参照可
変抵抗素子のドレン電圧とともに逆バイアスと
し、また、制御可変抵抗素子の逆バイアス電圧の
方を低くすれば、FETの特性との関連により、
より対温度特性を向上させることができるもので
ある。 As mentioned above, this idea is equipped with a bias circuit that applies a predetermined DC bias voltage to the drain of the FET as a control variable resistance element, so the AC voltage is superimposed on this DC bias voltage, and the FET By improving the operating level, it is possible to improve the temperature characteristics of the FET. In relation to the characteristics of
This makes it possible to further improve the temperature characteristics.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図従来例を示す回路図、第２図はその改良
された従来例を示す回路図、第３図はFETの特
性図、第４図はこの考案の一実施例を示す回路
図、第５図は測定結果を示す特性図である。 ６……FET（制御可変抵抗素子）、１０……
FET（参照可変抵抗素子）、１６……バイアス電
源（バイアス回路）。 Fig. 1 is a circuit diagram showing a conventional example, Fig. 2 is a circuit diagram showing an improved conventional example, Fig. 3 is a characteristic diagram of an FET, Fig. 4 is a circuit diagram showing an embodiment of this invention, FIG. 5 is a characteristic diagram showing the measurement results. 6...FET (controlled variable resistance element), 10...
FET (reference variable resistance element), 16...bias power supply (bias circuit).

Claims (1)

【実用新案登録請求の範囲】 １ ドレンに交流電圧が印加されるFETを制御
可変抵抗素子として設けるとともに、この制御
可変抵抗素子と熱的条件を含む特性が近似して
そのドレンに直流バイアス電圧が印加される
FETを温度補償のための参照可変抵抗素子と
して設け、この参照可変抵抗素子に基づき温度
補償されたゲート電圧を前記制御可変抵抗素子
のゲートに印加するようにしたFETによる可
変抵抗回路において、前記制御可変抵抗素子の
ドレンにその抵抗値の対温度特性が平坦化する
よう所定の直流バイアス電圧を印加するバイア
ス回路を設けたことを特徴とするFETによる
可変抵抗回路。 ２ 参照可変抵抗素子のドレンに対する直流バイ
アス電圧およびバイアス回路による制御可変抵
抗素子のドレンに対する直流バイアス電圧を逆
バイアス電圧としたことを特徴とする実用新案
登録請求の範囲第１項記載のFETによる可変
抵抗回路。 ３ 参照可変抵抗素子のドレンに対する直流バイ
アス電圧より制御可変抵抗素子のドレンに対す
る直流バイアス電圧を低くしたことを特徴とす
る実用新案登録請求の範囲第２項記載のFET
による可変抵抗回路。[Claims for Utility Model Registration] 1. A FET to which an AC voltage is applied to the drain is provided as a controlled variable resistance element, and the characteristics including thermal conditions are similar to those of the controlled variable resistance element, so that a DC bias voltage is applied to the drain. applied
In the variable resistance circuit using the FET, an FET is provided as a reference variable resistance element for temperature compensation, and a gate voltage compensated for temperature based on the reference variable resistance element is applied to the gate of the control variable resistance element. A variable resistance circuit using an FET, characterized in that a bias circuit is provided to apply a predetermined DC bias voltage to the drain of a variable resistance element so that the temperature characteristics of the resistance value thereof are flattened. 2. The variable resistor according to claim 1 of the utility model registration, characterized in that the DC bias voltage applied to the drain of the reference variable resistance element and the DC bias voltage applied to the drain of the variable resistance element controlled by the bias circuit are set as reverse bias voltages. resistance circuit. 3. The FET according to claim 2 of the utility model registration, characterized in that the DC bias voltage to the drain of the control variable resistance element is lower than the DC bias voltage to the drain of the reference variable resistance element.
variable resistance circuit.