JPS63240110A - 高出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高出力回路に関し、特に高周波信号を高効率で
増幅する場合に適用して有効な回路技術に関する。

〔従来の技術〕

高周波信号について増幅等の信号処理を行う場合１種々
の技術的１１題を解決しなければならない。

例えば「高周波回路の設計」（昭和５０年１１月２５日
第７版発行、発行所ＣＱ出版株式会社、第７章）には、
高周波高出力回路に関する記載がある。その概要は、ト
ランジスタなどを大信号で取り扱うには、その動作を理
論的に解くのはむずかしく、設計後に実験、修正によっ
て最良条件を求める、とのことである。

本発明者等は、ＭＯＳ）ランジスタを用いて出力回路を
構成するとともに、高周波信号の高出力化について検討
した。以下は、公知とされた技術ではないが、本発明者
によって検討された技術であり、その概要は次のとおり
である。

すなわち、Ｎ個（Ｎ＞１）の増幅素子（ＭＯ８トランジ
スタ）を並列接続して入力信号を共通に供給し、１個と
比較してＮ倍の出力信号を得るものである。

しかし、上記Ｎ倍イヒの高出力回路を高周波信号忙て動
作せしめると、下記の如き問題が発生することが明らか
になった。

〔発明が解決しようとする問題点〕

すなわち、理論的には１個の増幅素子で動作せしめた場
合に比較し、Ｎ倍（並列接続数）の高出力が得られるは
ずであるが、高周波信号による動作時ではＮ倍にならな
いことが判明した。このため、並列接続された増幅素子
のそれぞれを独立して整合しＮ倍化しようとしたが、動
作不安定になり１発振しやすいことも判明した。上記発
振の原因は、並列回路間のインダクタンス成分、増幅素
子の動作しきい値、利得のばらつき、増幅素子のレイア
ウト条件の相異１等の種々の原因が相互に影響し合うた
めと思われる。

本発明の目的は、高周波信号による動作時であっても発
振しに（く、しかも高出力を得ることが可能な高出力回
路を提供することＫある。

本発明の上記ならびＫその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかＫなるであろう
。

〔問題点を解決するための手段〕

本ＩＮにおいて開示される発明のうち代表的なものの概
要を簡単に説明すれば、下記のとおりである。

すなわち、Ｎ（Ｎ＞１）個の増幅素子のそれぞれの制ｍ
電極に入力整合回路を設け、上記入力整合回路を介して
入力信号を供給するように構成し、更に上記Ｎ個の増幅
素子の各制御電極間を抵抗等を介して電気的に接続する
ものである。

〔作用〕

上記した手段によれば、各制御電極に供給される入力信
号の振幅１位相が平均化されることになり、高出力回路
の発振低減が行われ、高周波信号動作時に高出力を得る
。という本発明の目的を達成することができる。

〔実施例−１〕 以下、第１図を参照して本発明を適用した高出力回路の
第１実施例を説明する。なお、第１図は高出力回路の回
路図である。

ＭＯＳトランジスタＭ、、Ｍ、は、本発明でいう増幅素
子に相当し、それぞれの制ａｍ極であるゲートＧは抵抗
Ｒ２を介して電気的に接続されている。１，２は入力整
合回路であり、ストリップラインによる分布定数回路に
よって構成され、所定のインピーダンスを有している。

上記抵抗Ｒ１は、上記入力整合回路１．２の線路特性イ
ンピーダンスより小さな抵抗値に選択されている。

一方、ＭＯＳトランジスタＭ＋　　−Ｍｔの出力電極で
あるドレインＤ間も抵抗Ｒｔによって電気的に接続され
、更に出力整合回路３．４を介して接続されている。出
力整合回路３，４もストリップライン忙よる分布定数回
路によって構成され、所定のインピーダンスを有してい
る。上記抵抗Ｒ２は、上記出力整合回路３．４の線路特
性インピーダンス忙対し小さな抵抗値に選択されている
。

上記高出力回路において、入力信号Ｖｉｎが供給される
と、各入力整合回路１．２を介してＭＯＳトランジスタ
Ｍ＋　　−Ｍｔ　の各ゲートＧに伝達される。この際、
ＭＯＳトランジスタＭ、、Ｍ、の各ゲートには、抵抗Ｒ
１の作用によって入力信号Ｖｉｎの振幅２位相が平均化
されて供給される。

ＭＯＳトランジスタＭ、、Ｍ、は増幅動作を行ない、ド
レインＤに出力電圧が表われる。この際、ＭＯＳトラン
ジスタＭｒ　　−Ｍｔ　の特性ばらつきによって出力電
圧に差が表われるが、抵抗Ｒ７によってその差が平均化
されるようになる。そして、平均化された出力電圧が出
力整合回路３，４を介して合成され、最終的な出力信号
Ｖｏｕｔが得られる。

本発明者等の実験によると、上記回路構成で入力信号Ｖ
ｉｎとして高周波信号を供給しても発振現象が表われず
、出力信号Ｖｏｕｔを高出力化することができた。因み
に、上記抵抗Ｒ１はｌＯΩ〜１００Ω程度の低抵抗が有
効であり、抵抗Ｒ２としては２００程度の低抵抗が有効
であった。

本実施例に示した高出力回路は、下記の如き効果を奏す
る。

（１１複数（２個）のＭＯＳトランジスタの各ゲートを
小抵抗を介して接続し、各ドレインを小抵抗を介して接
続することにより、各ゲートの入力の平均化、各ドレイ
ンの出力の平均化が行われ１発振低減が行われる、とい
う効果が得られる。

（２）上記（１）九より、入力信号として高周波信号を
供給しても高出力信号を得ることができる。

〔実施例−２〕 次に第２図及び第３図を参照して本発明の第２実施例を
説明する。

なお、第２図は高出力回路の回路図、第３図は半導体集
積回路（以下においてＩＣという）の要部の断面図を示
すものであり、上記第１実施例と共通の動作をなす部分
には共通の符号を付し説明の重複を避けるものとする。

回路ブロック１０はＩＣ化されており、端子Ｔ、ＩＴ、
と入力整合回路１，２の出力端子、更に端子Ｔ、、Ｔ、
と出力整合回路３．４の入力端子とはＡＡワイヤにて接
続されている。Ｃ，、Ｃ，はＭＯ８容量であり１分布定
数回路５．６はＡ杉配線によるストリヅプラインで形成
されるものである。

また抵抗Ｒ１、Ｒ＋　　−Ｒｔはモリブデンによって形
成されている。

先ず回路動作について説明すると、入力整合回路１．２
から分布定数回路５，６の入力側までの間の信号伝達に
ついては、抵抗Ｒ５によって平均化される。次に分布定
数回路５，６の特性ばらつきＫよる信号伝達の変化は抵
抗Ｒ，によって平均化される。

従って、ＭＯＳトランジスタＭｔ　２Ｍｔの各ゲートＧ
には、平均化された入力信号が印加されることＫなる。

一方、ＭＯＳトランジスタＭ＋　　、Ｍｔの各ドレイン
については、上記第１実施例と同様の回路構成である。

各ドレインに表われる出力電圧については、抵抗Ｒｔ　
Ｋよって上記同様の動作が行われる。故に、本実施例に
おいても、発振低減が行われるとともに、高出力化が可
能になる。

次Ｋ、第３図を参照してＩＣの断面構造について説明す
る。

１１はｐ　基板であり、１２は二酸化シリコン層である
。左端に示すボンディングワイヤ１３はポンディングパ
ッド１４にボンディングされ、その下層に設けられたア
ルミ層１５によって上記Ｃ１゜Ｃ，となるＭＯ８容量が
形成される。１６は上記抵抗Ｒ，、Ｒ，となるモリブデ
ンであり、１７は分布定数回路５，６となるアルミ線を
示している。またｐ＋層１８は直列抵抗低減用のｐ＋領
領域ある。

右端には、ＭＯＳＦＥＴの構造が示されているが、この
ＭＯＳＦＥＴは上記ＭＯ８）ランジスタＭ、、Ｍ２とな
り、ゲートＧの下側に形成されたｐ層は、ＭＯＳＦＥＴ
をエンハンスメントトシパンチスルー耐圧を向上せしめ
るものである。

本実施例に示した高出力回路は、上記第１実施例と同様
の効果を奏するうえＫ。

（３１ＭＯ８）ランジスタＭ、、Ｍ、、抵抗Ｒ９゜Ｒ１
、Ｒｔ等をＩＣにて一体に形成したので、製品の歩留り
が向上し、かつ実装が容易になる。という効果が得られ
る。

〔実施例−３〕 次Ｋ、第４図を参照して本発明の第３実施例を説明する
。

なお、本実施例は、ＭＯ８容量Ｃ１＋Ｃ１、抵抗Ｒ１を
−の半導体チップに形成し、ＭＯＳトランジスタＭ、、
Ｍ、、分布定数回路５．６．抵抗Ｒｔを−の半導体チッ
プに形成したものである。

更に■、■とじて示した半導体チップをモジュール化し
て一個の高出力回路に構成した。

すなわち、高出力化のためＭＯＳトランジスタＭｔ　　
９Ｍｔが大きなチップ面積を必要とするので。

ＭＯＳトランジスタＭ＋　　−Ｍｙ　、ＭＯ８容量Ｃ７
゜ＣＩ等を一体にＩＣ化すると製品の歩留りが低下する
口 そこで、図示の如く２種の半導体チップ１．１１に分割
し、両者を一体にすべくモジエール化したものである。

上記高出力回路の回路動作については、上記各実施例と
同様に行われる。

従って本実施例に示す高出力回路は、上記同様の効果を
奏する。

〔実施例−４〕 次に１第５図を参照して本発明の第４実施例を説明する
。

本実施例において、５個のＭＯＳトランジスタＭム〜Ｍ
Ｅが並列接続され、それぞれのゲートＧには入力整合回
路Ａ−Ｅを介して入力信号Ｖｉｎが供給される。また、
各ゲート間は、上記抵抗Ｒ１に相当する抵抗Ｒム〜Ｒｇ
ｌＣよって電気的に接続されているが、各ドレインは共
通接続されて一個の出力整合回路Ｆ′に接続されている
。

上記回路構成では、各ゲートに供給される入力信号Ｖｉ
ｎは、抵抗ＲＡ−Ｒｇによって平均化されることになる
。各ドレインは共通接続されているものの、入力信号Ｖ
ｉｎが平均化されることＫよって、発振低減効果が得ら
れ、高出力を得ることができる。

本実施例に示す高出力回路は、ＭＯＳトランジスタの数
に対応して高出力を得ることができるうえに、抵抗Ｒ６
が不要になり、出力整合回路が１個でよいことと相まっ
て回路構成を大幅に簡略化することができる。

〔実施例−５〕 次に、第６図を参照して本発明の第５実施例を説明する
。

なお、本実施例は、ＭＯＳトランジスタＭ、、Ｍ。

釦代えてＧａ　Ａ　ｓで形成されたＭ　Ｅ　Ｓ　Ｆ　Ｅ
　Ｔ　（ＭｅｔａｌＳｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉ
ｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ　）、す
なわちシ冒ットキーゲート電界効果トランジスタを使用
したものである。

第６図はＭＥＳＦＥＴの構造を示すものであって、基板
２１は半絶縁ＧａＡｓで形成され、Ｎ層層はそれぞれＭ
＋−Ｍｔとして示したＭＥＳＦＥＴのソースＳ、及びド
レインＤとなる。また、Ｎ層で示したゲートと抵抗Ｒ１
となるＮ層とは同一デバイスプロセスによって形成され
るものであり、Ｎ”、Ｎ層はＧａＡｓ基板２１にイオン
打込みＫより形成できる。

なお、Ｎ層層には電極が形成されているが、各電極は、
ＡｕＧｅ合金をオーミック接触させたものである。

本実施例に示した如く、ＭＯＳトランジスタＭ、、Ｍ、
に代えてＭＥＳＦＥＴを使用した場合も、上記同様の回
路構成にて高出力回路を得ることができる。

以上に本発明者等によってなされた発明を実施例にもと
づき具体的に説明したが１本発明は上記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
更することができる。例えば上記ＭＯＳトランジスタ、
ＭＥＳＦＥＴに代えて高周波バイポーラトランジスタを
使用しても良い。

以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野である高出力回路に適用
した場合について説明したが、それに限定されるもので
はなく、例えば高周波信号によって送受信を行う通信機
の出力回路等に広く利用することができる。

〔発明の効果〕

本題において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

すなわち、複数の増幅素子の制御電極間を抵抗によって
電気的に接続し、上記複数の制御電極に高周波の入力信
号を供給して増幅動作を行わしめるとともに、各出力電
極に表われる出力電圧を合成するように構成したもので
あるから、各制御電極に供給される入力信号の振幅９位
相等のばらつきが上記抵抗によって平均化されることに
なり、高周波信号増幅時における発振が低減され、高出
力化がなされる。

【図面の簡単な説明】

第１図は本発明を適用した高出力回路の第１実施例を示
す回路図、 第２図は本発明の第２実施例を示す高出力回路の回路図
、 第３図は上記第２実施例の高出力回路のデバイス構造を
示すＩＣの要部の断面図。 第４図は本発明の第３実施例を示す高出力回路の回路図
、 第５図は本発明の第４実施例を示す高出力回路の回路図
、。 第６図は本発明の第５実施例を示すＭＥＳＦＥＴの断面
構造図をそれぞれ示すものである。 １，２．Ａ−Ｅ・・・入力整合回路、３，４．Ｆ・・・
出力整合回路、５．６・・・分布定数回路、Ｒ，＋Ｒ。 ＲＡ−Ｒｇ・・・抵抗％Ｍ、、Ｍ、、ＭＡ〜ＭＥ・・・
ＭＯＳトランジスタ、Ｖｉｎ・・・入力信号、Ｖｏｕｔ
　・・・出力信号。 代理人　弁理士　　小　川　勝　男 第　　１　　図 ＺＺ−人力ｑ會ロ丁各 とｔ、Ｍ２−　　／Ｌブａｓｒ−ヲ〉タスク第□４　図 第　　　５　　図 第　　６　　図 歩　　　　＃／

Claims (1)

1. 【特許請求の範囲】 １、Ｎ（Ｎ＞１）個の増幅素子と、Ｎ個の入力整合回路
   とを具備し、該Ｎ個の入力整合回路を介して入力信号を
   該Ｎ個の増幅素子の制御電極に供給し、該Ｎ個の増幅素
   子の出力電極から得られる出力信号を合成する高出力回
   路であって、上記Ｎ個の増幅素子の制御電極間を電気的
   に結合してなることを特徴とする高出力回路。 ２、Ｎ（Ｎ＞１）個の増幅素子と、Ｎ個の出力整合回路
   とを具備し、該Ｎ個の増幅素子の制御電極に入力信号を
   供給し、該Ｎ個の増幅素子の出力電極を該Ｎ個の出力整
   合回路の入力に供給することにより該Ｎ個の出力整合回
   路の出力により合成出力信号を得る高出力回路であって
   、上記Ｎ個の増幅素子の制御電極間を電気的に結合して
   なることを特徴とする高出力回路。