JPS63235984A - Active matrix array type display device - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔概　要〕 本発明は、画素対応のスイッチング素子の制御電極を対
応するスキャンバスラインに接続するとともに、二つの
被制御電極のうち一方を次位のスキャンバスラインに接
続して、複数ライン階梯状に関連した接続群を構成した
アクティブマトリクスアレイにおいて、上記スイッチン
グ素子の一方の被制御電極と次位のスキャンバスライン
との間にＭＴＭ素子を介挿し、スキャンバスラインの電
圧をすべてＯＶとしても、確実なオフ状態を実現できる
ようにしたものである。[Detailed Description of the Invention] [Summary] The present invention connects a control electrode of a switching element corresponding to a pixel to a corresponding scan canvas line, and connects one of two controlled electrodes to the next scan canvas line. In an active matrix array in which a plurality of lines are connected to form a connection group related to each other in the form of a ladder, an MTM element is inserted between one controlled electrode of the switching element and the next scan canvas line. Even if all the voltages are set to OV, a reliable off state can be realized.

〔産業上の利用分野〕[Industrial application field]

本発明はアクティブマトリクス型表示装置に係り、特に
薄膜トランジスタの制御電極を対応するスキャンバスラ
インに、被制御電極の一方を次位のスキャンバスライン
に接続して、複数ライン階梯状に関連した接続群を構成
したアクティブマトリクスアレイの改良に関する。The present invention relates to an active matrix display device, and more particularly, the present invention relates to an active matrix display device, in which a control electrode of a thin film transistor is connected to a corresponding scan canvas line, and one of the controlled electrodes is connected to a next scan canvas line, so that a plurality of lines are connected in a ladder-like manner. This invention relates to improvements to active matrix arrays constructed of.

〔従来の技術〕[Conventional technology]

アクティブマトリクス型表示装置は単純マトリクス型表
示装置とともに、情報装置の端末として使用されており
、表示媒体としては液晶が使用されている。Active matrix display devices, along with simple matrix display devices, are used as terminals for information devices, and liquid crystals are used as the display medium.

ここで両者の比較をするとアクティブマトリクス型は多
数の画素をそれぞれ独立に駆動することができ、そのた
め表示容量の増大に伴ってライン数が増大しても、単純
マトリクスのように駆動のデユーティ比が低下すること
によるコントラストの低下や視野角の減少をきたす問題
を生しないという利点がある。Comparing the two, the active matrix type can drive a large number of pixels independently, so even if the number of lines increases with the increase in display capacity, the driving duty ratio is lower than that of the simple matrix type. This has the advantage that problems such as a decrease in contrast and a decrease in viewing angle due to the decrease in contrast do not occur.

しかし、各画素毎にスイッチング素子を具えるためにコ
ストアンプとなり、また構造が複雑となることから、製
造歩留に問題があり、このような点からパネルの大きさ
が制約されていた。However, since each pixel is provided with a switching element, it becomes a cost amplifier, and the structure becomes complicated, which poses a problem in manufacturing yield, and from this point of view, the size of the panel is restricted.

かかる問題点を解消することを目的として本願発明者ら
は、特願昭６１−２１２６９６号にて第３図に示すよう
な、第１の絶縁性基板１例えばガラス基板上に形成され
たスイッチング素子とじての薄膜トランジスタ（ＴＰＴ
’）２の制御電極６を、当該画素に対応するスキャンバ
スライン（例えば４−１）に接続し、２個の被制御電極
８，９のうちの一方（例えばソース電極Ｓ）を、走査順
位が次位のスキャンバスライン（例えば４−２）に接続
し、他方の被制御電極（例えばドレイン電極Ｄ）を液晶
表示画素３の一方の画素電極に接続し、第２の絶縁性基
板上にデータバスライン５を配設した構造のアクティブ
マトリクス型表示装置を提唱した。In order to solve this problem, the inventors of the present invention proposed a switching element formed on a first insulating substrate 1, for example, a glass substrate, as shown in FIG. 3 in Japanese Patent Application No. 61-212696. Closed thin film transistor (TPT)
') Connect the control electrode 6 of 2 to the scan line (for example, 4-1) corresponding to the pixel, and connect one of the two controlled electrodes 8 and 9 (for example, the source electrode S) to the scan line is connected to the next scan canvas line (e.g. 4-2), the other controlled electrode (e.g. drain electrode D) is connected to one pixel electrode of the liquid crystal display pixel 3, and the electrode is placed on the second insulating substrate. An active matrix type display device having a structure in which a data bus line 5 is provided has been proposed.

このような構造とすることにより、接地パスラインを省
略できるので、駆動面積率を大きくすることができ、ま
た同一絶縁性基板上にはパスラインの交差部がなくなる
ことから、製造歩留が向上する。With this structure, the ground pass line can be omitted, increasing the drive area ratio, and there are no intersections of pass lines on the same insulating substrate, improving manufacturing yield. do.

このようなアクティブマトリクス素子としてのＴＰＴを
動作させて所望の表示を行うためには、液晶に集積され
た電荷を十分に保つよう、ＴＰＴのオフ時には完全なオ
フ動作をすることが必要である。In order to operate such a TPT as an active matrix element to perform a desired display, it is necessary to perform a complete off operation when the TPT is turned off so as to maintain sufficient charge accumulated in the liquid crystal.

アクティブマトリクスを構成するＴＰＴは、通常イント
リンシックの半導体、及び電荷トラップ等の無いゲート
絶縁膜が用いられるため、通常第４図に示すように、エ
レクトロン・アキュムレーション型ＴＰＴの場合、ゲー
ト電圧（Ｖ６）に対するドレイン電流（■、）特性にお
ける闇値電圧は、はぼＯＶとなる。そのためＴＰＴをオ
フにするには、そのＴＰＴのゲート電圧をＯＶ以下にし
なければならない。TPTs constituting the active matrix usually use an intrinsic semiconductor and a gate insulating film without charge traps, so as shown in Figure 4, in the case of electron accumulation type TPTs, the gate voltage (V6) The dark value voltage in the drain current (■, ) characteristic for the drain current is approximately OV. Therefore, in order to turn off the TPT, the gate voltage of the TPT must be lower than OV.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

そのため上記第３図に示した等価回路において、これら
のＴＦＴ２を完全にオフ状態とするためには、ＴＦＴ２
のゲート電圧ｖＧを負としなければならないが、それに
はオフ動作時に例えばスキャンバスライン４−１を０■
にしたとすると、次位のスキャンバスライン４−２の電
位をｖｌ　（Ｖ）、その次のスキャンバスライン４−３
の電位を２×ｖ１〔■〕と順次増加して行く必要がある
。Therefore, in the equivalent circuit shown in FIG. 3 above, in order to completely turn off these TFT2,
It is necessary to make the gate voltage vG of
, the potential of the next scan canvas line 4-2 is vl (V), and the next scan canvas line 4-3 is
It is necessary to sequentially increase the potential of 2×v1 [■].

しかしながらこのスキャンスライン数は、通常数百本も
あるため、■、を０．５Ｖとしても、最終ラインには数
百Ｖも印加しなければならず、駆動用電源、ＩＣ，回路
構成等、いずれも難点があり、このままでは採用できな
いという問題があった。However, the number of scan lines is usually several hundred, so even if (■) is 0.5V, hundreds of V must be applied to the final line, and the drive power supply, IC, circuit configuration, etc. All of them had their drawbacks, and the problem was that they could not be adopted as they were.

本発明は、上記構成のアクティブマトリクスにおけるＴ
ＦＴをオフにするために、次位のスキャンバスラインに
接続する被制御電極の電位を、簡単な手段で制御電極の
電位より高くすることが可能なアクティブマトリクス型
表示装置を提供することを目的とする。The present invention provides T in an active matrix having the above configuration.
An object of the present invention is to provide an active matrix display device in which the potential of a controlled electrode connected to the next scan canvas line can be made higher than the potential of a control electrode by simple means in order to turn off an FT. shall be.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は第１図（ａ）に見られる如く、ＴＰＴの一方の
被制御電極８とこれが接続される次位のスキャンバスラ
イン４−２、４−３．・・・との間にＭＩＭ素子（Ｍｅ
ｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ素子）１０を
介挿した。As shown in FIG. 1(a), the present invention is directed to one controlled electrode 8 of the TPT and the scan canvas lines 4-2, 4-3, . . . to which it is connected. ...and an MIM element (Me
tal-Insulator-Metal element) 10 was inserted.

〔作　用〕[For production]

上記ＭＩＭ素子１０は第１図（ｂｌに示すように、正負
いずれの方向に対してもある闇値電圧を越えるまでは電
流は流れない。従ってこのＭＩＭ素子を被制御電極８と
次位のスキャンバスライン４−２、４−３．・・・間に
介挿しておくと、前位と次位のスキャンバスライン例え
ば４−１　と４−２がともにＯＶであっても、ＭＩＭ素
子１０により電流が遮断され、ＴＰＴ２を確実にオフに
できる。As shown in FIG. 1 (bl), current does not flow through the MIM element 10 until it exceeds a certain dark value voltage in either the positive or negative direction. By inserting the bus lines 4-2, 4-3... between the bus lines 4-2, 4-3, etc., even if the previous and next scan bus lines, for example 4-1 and 4-2, are both OV, the MIM element 10 The current is cut off and TPT2 can be turned off reliably.

〔実　施　例〕〔Example〕

以下本発明の一実施例を第１図（ａｌ、　（ｂｌ及び第
２図（ａ）、　（ｂ）により説明する。An embodiment of the present invention will be described below with reference to FIGS. 1 (al, bl) and FIGS. 2 (a) and (b).

第１図は本発明の原理説明図で、（ａｌは要部構成を示
し、（ｂ）はＭＩＭ素子１０の特性を示す。第２図は本
発明一実施例の説明図で、（ａｌは上記一実施例の要部
構造を示す平面図、同図（ｂｌは（ａｌのＢ−Ｂ矢視部
断面図である。FIG. 1 is an explanatory diagram of the principle of the present invention, (al indicates the main part configuration, and (b) shows the characteristics of the MIM element 10. FIG. 2 is an explanatory diagram of one embodiment of the present invention, (al is A plan view showing the main structure of the above-mentioned embodiment.

４−Ｌ４−２はＴｉ（チタン）よりなるスキャンバスラ
イン、８−１　、８−２はソース電極、９−Ｌ９−２は
ドレイン電極、１１はＩＴＯよりなる表示電極である。4-L4-2 is a scan canvas line made of Ti (titanium), 8-1 and 8-2 are source electrodes, 9-L9-2 is a drain electrode, and 11 is a display electrode made of ITO.

１２はＴｉからなる接続電極で、Ｔ　Ｆ　Ｔ２−１のソ
ース電極８−１から導出され、次位のスキャンバスライ
ン４−２に接続する。Reference numeral 12 denotes a connection electrode made of Ti, which is led out from the source electrode 8-1 of TFT2-1 and connected to the next scan line 4-2.

但し、その接続部の構造は同図（ｂｌに示す如く、接続
電極１２と次位のスキャンバスライン４−２との間に、
ＴｉＯ□層１３層厚３させる。このＴｉＯ□層１３層厚
３ャンパスライン４−２表面を陽極酸化法等によって酸
化することにより形成できる。However, the structure of the connection part is as shown in the same figure (bl), between the connection electrode 12 and the next scan canvas line 4-2.
The thickness of 13 TiO□ layers is 3. It can be formed by oxidizing the surface of the campus line 4-2 by an anodic oxidation method or the like.

このＴｉＯ□層１３層厚３を例えば１０００人とし、接
続電極１２とスキャンバスライン４−２との重なり面積
を２０μｍ×２０μｍとする。このように構成した重な
り部は、Ｍ　Ｉ　Ｍ　（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏ
ｒ−Ｍｅｔａｌ）素子１０を形成する。The layer thickness 3 of this TiO□ layer 13 is, for example, 1000, and the overlapping area between the connection electrode 12 and the scan canvas line 4-2 is 20 μm×20 μm. The overlapping portion configured in this manner is an M I M (Metal-Insulato
r-Metal) element 10 is formed.

このＭＩＭ素子１０の電圧−電流特性は前記第１図（１
））に示す如く、印加電圧の極性に応じていずれの方向
にも電流が流れるが、印加された電圧が闇値以下の時に
は電流を流さない性質を有する。The voltage-current characteristics of this MIM element 10 are shown in FIG.
)), current flows in either direction depending on the polarity of the applied voltage, but when the applied voltage is below the dark value, no current flows.

従って上述のように一方の被制御電極であるソース電極
８−１．８−２、・・・から接続電極１２を導出し、こ
れを次位のスキャンバスライン４−２、４−３．・・・
にＴｉＯ□層１３層厚３て接続することによって、各ソ
ース電極８−１．８−２、・・・はＭＩＭ素子１０を介
して次位のスキャンバスライン４−２、４−３．・・・
に接続され、前述の第１図（８１に示す構成が得られる
。Therefore, as described above, the connection electrodes 12 are derived from the source electrodes 8-1, 8-2, . ...
By connecting the TiO□ layer 13 with a thickness of 3, each source electrode 8-1, 8-2, . ...
The configuration shown in FIG. 1 (81) described above is obtained.

上記第２図（ａｌ、　（ｂｌに示す構成は、第１図（ａ
）の構成を実現したものであり、平行に配設された複数
本のスキャンバスライン４−１　、４−２　、４−３　
、・・・間に、画素対応のＴ　Ｐ　Ｔ２−１．２−２、
・・・をマトリクス状に配列し、そのゲート電極Ｇをそ
の画素に対応するスキャンバスライン４−１．４−２、
・・・に接続し、ソース電極ＳをＭＩＭ素子１０を介し
て次位のスキャンバスライン４−２、４−３．・・・に
接続したものである。The configuration shown in Figure 2 (al, (bl) above is similar to Figure 1 (a).
), and multiple scan canvas lines 4-1, 4-2, 4-3 arranged in parallel.
, . . . between, pixel-corresponding T P T2-1.2-2,
... are arranged in a matrix, and the gate electrode G is connected to the scan canvas line 4-1, 4-2, corresponding to the pixel.
..., and the source electrode S is connected to the next scan canvas lines 4-2, 4-3, . . . via the MIM element 10. It is connected to...

次に以上のように構成した本実施例の動作を説明する。Next, the operation of this embodiment configured as above will be explained.

液晶表示画素の走査は、各スキャバスライン４−Ｌ４−
２、・・・に順に正の所定電圧を印加することによって
行われる。即ち、まずスキャンバスライン４−１に正の
所定電圧を印加して、当該スキャンバスライン４−１に
対応するＴ　Ｐ　Ｔ２−１をオンにしで、データバスラ
イン５を介して所望のデータを書き込んだ後、当該ライ
ンに接続するＴ　Ｐ　Ｔ２−１をオフとし、次位のスキ
ャンバスライン４−２を選択する。以下各スキャンバス
ラインに対しこの動作を繰り返す。The scanning of the liquid crystal display pixels is performed by each scan bus line 4-L4-.
This is done by sequentially applying a predetermined positive voltage to 2, . . . That is, first, a positive predetermined voltage is applied to the scan bus line 4-1 to turn on T P T2-1 corresponding to the scan bus line 4-1, and desired data is transmitted via the data bus line 5. After writing, the TPT2-1 connected to the line is turned off, and the next scanning line 4-2 is selected. Repeat this operation for each scan canvas line.

この一連の動作において、スキャンバスライン４−１に
対する電圧印加が終了し、電圧がＯＶとなったとき、次
位のスキャンバスライン４−２の電圧がＯＶであれば、
スキャンバスライン４−２上に形成されたＭＩＭ素子１
０は印加電圧がＯＶであるので遮断状態となり、従って
ＴＰＴ２−１には電流が流れることはなく、確実にオフ
状態となる。この動作は各スキャンバスラインについて
同様に行われ、従って各スキャンバスラインの選択動作
終了と同時に、ＴＰＴはオフとなる。In this series of operations, when the voltage application to the scan canvas line 4-1 ends and the voltage becomes OV, if the voltage of the next scan canvas line 4-2 is OV,
MIM element 1 formed on scan canvas line 4-2
At 0, the applied voltage is OV, so it is in a cutoff state, so no current flows through the TPT 2-1, and it is definitely in an off state. This operation is performed in the same way for each scan canvas line, so the TPT is turned off at the same time as the selection operation for each scan canvas line is completed.

以上述べたように本実施例では、従来のように次位のス
キャンバスラインの印加電圧を順次高くしていく必要が
なく、各スキャンバスラインを共通にＯＶとすることに
よって、確実にＴＰＴをオフにすることができる。As described above, in this embodiment, there is no need to sequentially increase the applied voltage of the next scan canvas line as in the conventional case, and by setting each scan canvas line to OV in common, TPT can be reliably maintained. Can be turned off.

なお、上記一実施例はエレクトロンアキュムレーション
型のＴＰＴを用いた例を説明したが、ホールアキュムレ
ーション型のＴＰＴを用いる場合にも、全く同じ構成で
本発明を実施できる。In the above embodiment, an example using an electron accumulation type TPT has been described, but the present invention can be implemented with the same configuration even when a hole accumulation type TPT is used.

また上記一実施例ではＭＩＭ素子１０を、ＴｉＯ７層を
介して上下に２つのＴｉ層を形成して構成した例を説明
したが、２つの金属層間に介挿する絶縁層は、上記Ｔ　
ｉ　Ｏ２層のほか、Ｚｒ０ｚ（ジルコニウムオキサイド
）層、或いはＴ　ａ　２０ｓ　　（五酸化タンタル）層
等を用いてもよく、本実施例はＭＩＭ素子１０の構造を
限定するものではない。Furthermore, in the above embodiment, an example was explained in which the MIM element 10 was constructed by forming two Ti layers above and below with a TiO7 layer interposed therebetween, but the insulating layer interposed between the two metal layers is
In addition to the iO2 layer, a Zr0z (zirconium oxide) layer, a T a 20s (tantalum pentoxide) layer, or the like may be used, and this embodiment does not limit the structure of the MIM element 10.

また上記一実施例では、スキャンバスライン４−２、・
・・表面を全面にわたって酸化した例を説明したが、こ
れに変えてＭＩＭ素子１０を形成するのに必要な部分の
みに絶縁層を形成しても何ら差し支えない。Further, in the above embodiment, the scan canvas line 4-2,
Although an example has been described in which the entire surface is oxidized, there is no problem in forming an insulating layer only in the portions necessary for forming the MIM element 10 instead.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、簡単な構造で高電圧を使用することな
しに、トランジスタを完全にオフ状態にすることができ
、良質な画像が得られる。According to the present invention, a transistor can be completely turned off with a simple structure and without using high voltage, and a high-quality image can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第１図（ａｌ、　（ｂｌは本発明の原理説明図で、同図
（ａ）は本発明の構成説明図 同図（ｂ）はＭＴＭ素子の動作説明図、第２図（８１，
（ｂｌは本発明一実施例の説明図で、同図（ａ）は一実
施例の構造を示す平面図、同図（ｂ）は上記（８１のＢ
−Ｂ矢視部所面図、第３図は従来のアクティブマトリク
ス型表示パネルの等価回路図、 第４図はＴＰＴのゲート電圧に対する電流特性を示す図
である。 図において、２、２−１．２−２、　　・・・はＴＦＴ
、３は液晶表示画素、４−Ｌ４−２、４−３．・・・は
スキャンバスライン、５はデータバスライン、６は制御
電極、８，９は被制御電極、１０はＭＩＭ素子、１１は
表示電極、１２は接続電極、１３はＴｉＯ７層を示す。 ４−１Ｚ℃γソ（°７ライソ １１開昭６３−２３５９８４　（５） ６白り１了７フシ７°°マＬす７又Ｙ老しｆへ°子ル、
写ｆＦｉｙ（司路第３図 払［／Figures 1 (al and bl) are diagrams explaining the principle of the present invention, Figure (a) is a diagram explaining the configuration of the present invention, Figure (b) is a diagram explaining the operation of the MTM element, Figure 2 (81,
(bl is an explanatory drawing of one embodiment of the present invention, the same figure (a) is a plan view showing the structure of one embodiment, the same figure (b) is the above (81 B)
3 is an equivalent circuit diagram of a conventional active matrix type display panel, and FIG. 4 is a diagram showing current characteristics with respect to gate voltage of TPT. In the figure, 2, 2-1, 2-2, ... are TFTs
, 3 are liquid crystal display pixels, 4-L4-2, 4-3. ... is a scan canvas line, 5 is a data bus line, 6 is a control electrode, 8 and 9 are controlled electrodes, 10 is an MIM element, 11 is a display electrode, 12 is a connection electrode, and 13 is a TiO7 layer. 4 - 1
photo fFiy

Claims (1)

【特許請求の範囲】 絶縁性基板上に平行に配設した複数本のスキャンバスラ
イン（４−１、４−２、４−３、…）間に、画素対応の
スイッチング素子（２−１、２−２、…）をマトリクス
状に配列し、各スイッチング素子の制御電極（６）を対
応するスキャンバスライン（４−１、４−２、４−３、
…）に接続するとともに、二つの被制御電極のうち一方
（８）を次位のスキャンバスライン（４−２、４−３、
…）に接続して、複数ライン階梯状に関連した接続群を
構成したアクティブマトリクスアレイにおいて、 前記被制御電極（８）と該被制御電極が接続される次位
のキスャンバスライン（４−２、４−３、…）との間に
、ＭＩＭ素子を介挿したことを特徴とするアクティブマ
トリクスアレイ型表示装置。[Claims] Switching elements (2-1, 4-3, . . . ) corresponding to pixels are arranged between a plurality of scan canvas lines (4-1, 4-2, 4-3, ...) arranged in parallel on an insulating substrate. 2-2,...) are arranged in a matrix, and the control electrodes (6) of each switching element are connected to the corresponding scan canvas lines (4-1, 4-2, 4-3,...).
), and one of the two controlled electrodes (8) is connected to the next scan canvas line (4-2, 4-3,
...) to form a connection group related to a plurality of lines in the form of a ladder, the controlled electrode (8) and the next canvas bus line (4) to which the controlled electrode is connected. -2, 4-3, . . . ), an active matrix array display device characterized in that an MIM element is inserted between the display devices.