JPS63225284A - Active matrix type display device - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔概　要〕 本発明は、画素対応のスイッチング素子の制御電極を対
応するスキャンバスラインに接続するとともに、二つの
被制御電極のうち一方を次位のスキャンバスラインに接
続して、複数ライン階梯状に関連した接続群を構成した
アクティブマトリクスアレイにおいて、上記スイッチン
グ素子をスキャンバスライン対応に、エレクトロンアキ
ュムレーション型及びホールアキュムレーション型のい
ずれか一方を選択配置したものである。[Detailed Description of the Invention] [Summary] The present invention connects a control electrode of a switching element corresponding to a pixel to a corresponding scan canvas line, and connects one of two controlled electrodes to the next scan canvas line. In an active matrix array in which a plurality of lines are connected to form a connection group related to each other in the form of a staircase, the switching elements are selectively arranged as one of an electron accumulation type and a hole accumulation type in correspondence with a scan canvas line.

エレクトロンアキュムレーション型及びホールアキュム
レーション型とでは、電圧−電流特性の極性が反対であ
るので、配置されたスイッチング素子の型が変わったラ
インから、オフ動作のために次位のスキャンバスライン
に印加する電圧の増分の極性が反転す゛る。従って、オ
フ動作のために後位のスキャンバスラインに印加する電
圧は、前位のスキャンバスラインの電圧に対して増加一
方でなく、増加、減少を繰り返すこととなり、印加電圧
の最大値を所望範囲におさめることが可能となる。Since the polarity of the voltage-current characteristics is opposite between the electron accumulation type and the hole accumulation type, the voltage applied from the line where the type of the switching element placed has changed to the next scan canvas line for OFF operation is The polarity of the increment is reversed. Therefore, the voltage applied to the succeeding scan canvas line for off-operation does not just increase with respect to the voltage of the preceding scan canvas line, but repeats increases and decreases, and the maximum value of the applied voltage is set to the desired value. It is possible to keep it within the range.

〔産業上の利用分野〕[Industrial application field]

本発明はアクティブマトリクス型表示装置に係り、特に
薄膜トランジスタの制御電極を対応するスキャンバスラ
インに、被制御電極の一方を次位のスキャンバスライン
に接続して、複数ライン階梯状に関連した接続群を構成
したアクティブマトリクスアレイの改良に関する。The present invention relates to an active matrix display device, and more particularly, the present invention relates to an active matrix display device, in which a control electrode of a thin film transistor is connected to a corresponding scan canvas line, and one of the controlled electrodes is connected to a next scan canvas line, so that a plurality of lines are connected in a ladder-like manner. This invention relates to improvements to active matrix arrays constructed of.

〔従来の技術〕[Conventional technology]

アクティブマトリクス型表示装置は単純マトリクス型表
示装置とともに、情報装置の端末として使用されており
、表示媒体としては液晶が使用されている。Active matrix display devices, along with simple matrix display devices, are used as terminals for information devices, and liquid crystals are used as the display medium.

ここで両者の比較をするとアクティブマトリクス型は多
数の画素をそれぞれ独立に駆動することができ、そのた
め表示容量の増大に伴ってライン数が増大しても、単純
マトリクスのように駆動のデユーティ比が低下すること
によるコントラストの低下や視野角の減少をきたす問題
を生じないという利点がある。Comparing the two, the active matrix type can drive a large number of pixels independently, so even if the number of lines increases with the increase in display capacity, the driving duty ratio is lower than that of the simple matrix type. There is an advantage that problems such as a decrease in contrast and a decrease in viewing angle due to the decrease in contrast do not occur.

しかし、各画素毎にスイッチング素子を具えるためにコ
ストアップとなり、また構造が複雑となることから、製
造歩留に問題があり、このような点からパネルの大きさ
が制約されていた。However, since a switching element is provided for each pixel, the cost increases and the structure becomes complicated, which poses a problem in manufacturing yield, and these points limit the size of the panel.

かかる問題点を解消することを目的として本願発明者ら
は、特願昭６０−２７４０１１号により第３図に示すよ
うな、第１の絶縁性基板１例えばガラス基板上に形成さ
れたスイッチング素子としての薄膜トランジスタ（ＴＰ
Ｔ）２の制御電極６を、当該画素に対応するスキャンバ
スライン（例えば４−１）に接続し、２個の被制御電極
８．９のうちの一方（例えばソース電極Ｓ）を、走査順
位が次位のスキャンバスライン（例えば４−２）に接続
し、他方の被制御電極（例えばドレイン電極Ｄ）を液晶
表示画素３の一方の画素電極に接続し、第２の絶縁性基
板上にデータバスライン５を配設した構造のアクティブ
マトリクス型表示装置を提唱した。In order to solve this problem, the inventors of the present invention proposed a first insulating substrate 1, for example, a switching element formed on a glass substrate, as shown in FIG. 3 in Japanese Patent Application No. 60-274011. thin film transistor (TP)
T) Connect the control electrode 6 of 2 to the scan line (for example, 4-1) corresponding to the pixel, and connect one of the two controlled electrodes 8.9 (for example, the source electrode S) to the scan line corresponding to the pixel. is connected to the next scan canvas line (e.g. 4-2), the other controlled electrode (e.g. drain electrode D) is connected to one pixel electrode of the liquid crystal display pixel 3, and the electrode is placed on the second insulating substrate. An active matrix type display device having a structure in which a data bus line 5 is provided has been proposed.

このような構造とすることにより、接地バスラ。With this structure, the grounding Basra.

インを省略できるので、駆動面積率を大きくすることが
でき、また同一絶縁性基板上にはパスラインの交差部が
なくなることから、製造歩留が向上する。Since the ins can be omitted, the driving area ratio can be increased, and since there are no intersections of pass lines on the same insulating substrate, the manufacturing yield can be improved.

このようなアクティブマトリクス素子としてのＴＰＴを
動作させて所望の表示を行うためには、液晶に集積され
た電荷を十分に保つよう、ＴＰＴのオフ時には完全なオ
フ動作をすることが必要である。In order to operate such a TPT as an active matrix element to perform a desired display, it is necessary to perform a complete off operation when the TPT is turned off so as to maintain sufficient charge accumulated in the liquid crystal.

アクティブマトリクスを構成するＴＰＴは、通常イント
リンシックの半導体、及び電荷トラップ等の無いゲート
絶縁膜が用いられるため、通常第４図に示すように、エ
レクトロン・アキュムレーション型ＴＰＴの場合、ゲー
ト電圧（Ｖ、）に対するドレイン電流Ｎｏ　）特性にお
ける闇値電圧は、はぼ０〔ｖ〕となる。そのためＴＰＴ
をオフにするには、そのＴＰＴのゲート電圧を０　（Ｖ
）以下にしなければならない。TPTs constituting the active matrix usually use an intrinsic semiconductor and a gate insulating film without charge traps, so as shown in FIG. ) The dark value voltage in the drain current No.) characteristic is approximately 0 [v]. Therefore TPT
To turn off the TPT, set the gate voltage of that TPT to 0 (V
) must be as follows.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

そのため上記第３図に示した等価回路において、これら
のＴＰＴ２を完全にオフ状態とするためには、ＴＰＴ２
のゲート電圧ｖＧを負としなければならないが、それに
はオフ動作時に例えばスキャンバスライン４−１をＯｖ
にしたとすると、次位のスキャンバスライン４−２の電
位をｖ＝　　（ｖ）＋　その次のスキャンバスライン４
−３の電位を２×ｖ。Therefore, in the equivalent circuit shown in FIG. 3 above, in order to completely turn off these TPT2s, TPT2
It is necessary to make the gate voltage vG of
, the potential of the next scan canvas line 4-2 is v = (v) + the next scan canvas line 4
-3 potential to 2×v.

（Ｖ）と順次増加して行く必要がある。(V).

しかしながらこのスキャンスライン数は、通常数百本も
あるため、Ｖｉを０．５■としても、最終ラインには数
百Ｖも印加しなければならず、駆動用電源、ｒｃ、回路
構成等、いずれも難点があり、このままでは採用できな
いという問題があった。However, the number of scan lines is usually several hundred, so even if Vi is 0.5■, hundreds of V must be applied to the final line, and the driving power supply, RC, circuit configuration, etc. All of them had their drawbacks, and the problem was that they could not be adopted as they were.

本発明は、上記構成のアクティブマトリクスにおいて、
ＴＰＴをオフにするためにスキャンバスラインに印加す
る電圧の範囲を、所望の如く選択することを可能にする
ことを目的とする。The present invention provides an active matrix having the above configuration,
It is an object of the present invention to enable the range of voltage applied to the scan canvas line to be selected as desired to turn off the TPT.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は第１図（ａｌに見られる如く、平行に配設され
た複数個のスキャンバスライン間に、スキャンバスライ
ン対応にエレクトロンアキュムレーション型及びホール
アキュムレーション型のスイッチング素子のいずれか一
方を選択的に配置したものである。As shown in FIG. 1 (al), the present invention provides for selectively connecting either an electron accumulation type switching element or a hole accumulation type switching element to correspond to the scan canvas lines between a plurality of scan canvas lines arranged in parallel. It was placed in

例えば上記二つの型をスキャンバスライン１列ごとに交
互に配置すると、同図のスキャンバスライン４−１によ
り走査される画素列のスイッチング素子２−１はすべて
エレクトロンアキュムレーション型、次位のスキャンバ
スライン４−２により走査される画素列のスイッチング
素子２−２はすべてホールアキュムレーション型とする
。For example, if the above two types are arranged alternately in each row of scan canvas lines, all of the switching elements 2-1 in the pixel rows scanned by the scan canvas line 4-1 in the figure are of the electron accumulation type; The switching elements 2-2 of the pixel column scanned by the line 4-2 are all of the hole accumulation type.

勿論１列ごとに配置する型を反転する必要はなく、例え
ばエレクトロンアキュムレーション型数列ごとにホール
アキュムレーション型を１列配置する構成、或いは数列
ごとに両者を反転する構成等、任意に選択してよい。Of course, it is not necessary to invert the types arranged for each row; for example, a structure in which one row of hole accumulation types is arranged for each number sequence of electron accumulation types, or a structure in which both types are inverted for each number sequence may be arbitrarily selected.

〔作　用〕[For production]

スイッチング素子２−１．２−２、・・・をオフにする
ためには、第１図（ｂｌのゲート電圧−電流特性から明
らかなように、ゲート電位を、エレクトロンアキュムレ
ーション型〔特性Ｉ参照〕では負に、ホールアキュムレ
ーション型〔特性■参照〕では正にバイアスすることを
要する。そのため、次位のスキャンバスラインに印加す
る電圧は前位のスキャンバスラインに対し、エレクトロ
ンアキュムレーション型では上昇し、ホールアキュムレ
ーション型では低下する。In order to turn off the switching elements 2-1, 2-2, . The voltage applied to the next scan canvas line needs to be biased negatively, and the voltage applied to the next scan canvas line increases in the electron accumulation type, compared to the previous scan canvas line. It decreases in the hole accumulation type.

従ってこの両者を所望ライン毎に選択配置することによ
り、次位のスキャンバスラインに印加する電圧を、上昇
、下降と変化の方向を反転させることができ、印加電圧
の変化範囲を所望の如く制御できる。Therefore, by selectively arranging both of these for each desired line, it is possible to reverse the direction of change of the voltage applied to the next scan canvas line, such as rising or falling, and control the range of change of the applied voltage as desired. can.

（実　施　例〕 以下本発明の一実施例を第１図（ａｌ、　（ｂ）及び第
２図により説明する。(Embodiment) An embodiment of the present invention will be described below with reference to FIGS. 1(a) and 2(b) and FIG.

第１図（ａ）、　（′ｂｌは本発明の原理説明図、第２
図は本発明τ実施例の要部構成を示す等価回路図である
。Figure 1(a), ('bl is a diagram explaining the principle of the present invention,
The figure is an equivalent circuit diagram showing the main part configuration of the τ embodiment of the present invention.

図中、２−１．２−２、２−３．２−４．・・・はスイ
ッチング素子（Ｔ　Ｐ　Ｔ）で、本実施例ではこれら複
数列配置されたスイッチング素子として、エレクトロン
アキュムレーション型３列ごとにホールアキュムレーシ
ョン型を１列配置した例を説明する。In the figure, 2-1.2-2, 2-3.2-4. . . . are switching elements (T P T ), and in this embodiment, an example will be described in which one row of hole accumulation type switching elements is arranged for every three rows of electron accumulation type switching elements.

即ち、スイッチング素子２−１〜２−３の３列はエレク
トロンアキュムレーション型、２−４の１列はホールア
キュムレーション型とし、図示はしていないが、以下こ
の配置を繰り返した例である。That is, three rows of switching elements 2-1 to 2-3 are of an electron accumulation type, and one row of switching elements 2-4 is of a hole accumulation type.Although not shown in the drawings, this arrangement is repeated hereafter.

上記スイッチング素子２−１　、２−２　、２−３は、
それぞれスキャンバスライン４−１．４−２、４−３に
正の所定電圧が印加されたとき、スイッチング素子２−
４はスキャンバスライン４−４に負の所定電圧が印加さ
れたときオンとなる。The switching elements 2-1, 2-2, 2-3 are
When a positive predetermined voltage is applied to the scan canvas lines 4-1, 4-2 and 4-3, respectively, the switching element 2-
4 is turned on when a predetermined negative voltage is applied to the scan canvas line 4-4.

上記オンとなったエレクトロンアキュムレーション型の
スイッチング素子２−１．２−２、２−３をオフにする
には、それぞれの次位のスキャンバスライン４−２、４
−３．４−４に、前位のスキャンバスライン４−１゜４
−２、４−３より高い正の電圧を印加する。即ち、スキ
ャンバスライン２−１の電圧を０　〔■〕とすると、ス
キャンバスライン２−２　、２−３　、２−４に印加す
る電圧は、それぞれｖ、（Ｖ）、２ｖｔ　　（Ｖ）、３
ｖｔ（Ｖ）となる。ただしＶ、は正の電圧である。In order to turn off the electron accumulation type switching elements 2-1, 2-2 and 2-3 that have been turned on, the scan canvas lines 4-2 and 4 of the respective next order
-3.4-4, front scan canvas line 4-1°4
Apply a positive voltage higher than -2, 4-3. That is, if the voltage of the scan canvas line 2-1 is 0 [■], the voltages applied to the scan canvas lines 2-2, 2-3, and 2-4 are v, (V), 2vt (V), respectively. 3
vt(V). However, V is a positive voltage.

またホールアキュムレーション型のスイッチング素子２
−４は、スキャンバスライン４−５に、スヤンバスライ
ン４−４より低い電圧を印加することによって、オフと
することができる。In addition, the Hall accumulation type switching element 2
-4 can be turned off by applying a voltage lower than that of the scan bus line 4-4 to the scan bus line 4-5.

そこで、スキャンバスライン４−５にはＯ（Ｖ）を印加
すると、スキャンバスライン４−４の印加Ｎ圧が３ｖ１
　（ｖ）であるから、スイッチング素子２−４の制御電
極６−４は被制御電極８−４に対し一３Ｖ！　　（Ｖ）
にバイアスされるので、このホールアキュムレーション
型のスイッチング素子２−４は完全にオフ状態とな゛る
。Therefore, when O(V) is applied to the scan canvas line 4-5, the N pressure applied to the scan canvas line 4-4 is 3v1.
(v), the control electrode 6-4 of the switching element 2-4 is -3V with respect to the controlled electrode 8-4! (V)
Therefore, the hole accumulation type switching element 2-4 is completely turned off.

スキャンバスライン２−５以下は、上記スキャンバスラ
イン２−１〜２−４に対する配列が繰り返され、しかも
上述した如くスキャンバスライン２−５の印加電圧はＯ
（Ｖ）に復帰しているので、各スキャンバスラインに対
する印加電圧は、再びＯ（Ｖ）〜３ｖｌ　　（Ｖ）の間
の変化を繰り返すことになる。For the scan canvas line 2-5 and below, the arrangement for the scan canvas lines 2-1 to 2-4 is repeated, and as described above, the applied voltage of the scan canvas line 2-5 is O.
(V), the voltage applied to each scan line will repeat changes between O(V) and 3vl (V) again.

以上述べた如く本実施例においては、２種類のスイッチ
ング素子を所定のライン数ごとに交替して配置すること
により、これらスイッチング素子をオフにするためにス
キャンバスラインに印加する電圧の変化の方向も、反転
交替させることができる。従ってスキャンバスラインに
印加する電圧を従来のように同一方向に変化させるのと
異なり、上昇、下降を繰り返すことができ、印加電圧の
変化幅を小さく抑えることができた。As described above, in this embodiment, by alternately arranging two types of switching elements every predetermined number of lines, the direction of the change in the voltage applied to the scan canvas line in order to turn off these switching elements is They can also be reversed and alternated. Therefore, unlike the conventional method in which the voltage applied to the scan canvas line is changed in the same direction, it is possible to repeat rising and falling, and the range of change in the applied voltage can be kept small.

なお上記一実施例では、エレクトロンアキュムレーショ
ン型のスイッチング素子３列に対して、ホールアキュム
レーション型のスイッチング素子１列を交互に配列した
例を説明したが、本発明はこれに限定されるものではな
く、各型の素子の配列数は任意に選ぶことができる。即
ち、前述した第１図の例では、１列ごとに二つの型の素
子を交互に配列してもよく、或いは、両者を例えば３列
ずつ交互に配列してもよい。In the above embodiment, an example was explained in which three rows of electron accumulation type switching elements and one row of hole accumulation type switching elements were alternately arranged, but the present invention is not limited to this. The number of arrays of each type of element can be arbitrarily selected. That is, in the example shown in FIG. 1 described above, two types of elements may be arranged alternately in each row, or both types may be arranged alternately in, for example, three rows.

〔発明の効果〕〔Effect of the invention〕

以上説明した如く本発明によれば、エレクトロンアキュ
ムレーション型のスイッチング素子とホールアキュムレ
ーション型のスイッチング素子とを所望のライン数ごと
に交替配置したことにより、スキャンバスラインに印加
する電圧を、後位に行くにつれて次第に上昇させるので
はなく、上昇させ次に下降させるという具合に、電圧変
化の方向を反転させることができ、従ってスキャンバス
ラインの印加電圧の最大値を、所望の範囲内に限定する
ことが可能となる。As explained above, according to the present invention, by alternately arranging electron accumulation type switching elements and hole accumulation type switching elements for each desired number of lines, the voltage applied to the scan canvas line can be applied to the next line. The direction of the voltage change can be reversed, increasing and then decreasing, rather than gradually increasing as the voltage increases, thereby limiting the maximum value of the voltage applied to the scan canvas line within a desired range. It becomes possible.

【図面の簡単な説明】[Brief explanation of drawings]

第１図（ａ）及びＴｂ）は本発明の原理説明図、第２図
は半発明の一実施例の要部構成を示す平面図、 第３図は従来のアクティブマトリクス型表示パネルの等
価回路図、 第４図はＴＰＴのゲート電圧に対する電流特性を示す図
である。 図において、２−１．２−２、２−３．２−４．・・・
はスイッチング素子、３は液晶表示画素、４−１．４−
２、４−３゜４−４．４−５．・・・はスキャンバスラ
イン、５はデータバスライン、６−１．６−２、６−３
．６−４．・・・は制御電極、８−１．８−２、８−３
．８−４．・・・は一方の被制御電極、ＶＧ（Ｖ） 不廃明厘理訝萌図 第１図 、Ｉ発明−完埒例ギ部ａ灰寥え明図 第２図 融め了７テイフ゛マμす７ス、り穫ネノｆ半ｔｂ’４価
Ｏｎト第　３　図 Ｖｅ　（Ｖ）Figures 1 (a) and Tb) are diagrams explaining the principle of the present invention, Figure 2 is a plan view showing the main configuration of an embodiment of the invention, and Figure 3 is an equivalent circuit of a conventional active matrix display panel. FIG. 4 is a diagram showing the current characteristics with respect to the gate voltage of TPT. In the figure, 2-1.2-2, 2-3.2-4. ...
is a switching element, 3 is a liquid crystal display pixel, 4-1.4-
2, 4-3゜4-4.4-5. ... is a scan canvas line, 5 is a data bus line, 6-1.6-2, 6-3
．． 6-4. ... are control electrodes, 8-1.8-2, 8-3
．． 8-4. . . . is one controlled electrode, VG (V). 7th, Riku Neno f Half tb' Quadrivalent Onto Figure 3 Ve (V)

Claims (1)

【特許請求の範囲】[Claims] 絶縁性基板上に平行に配設した複数本のスキャンバスラ
イン（４−１、４−２、４−３、・・・）間に、画素対
応のスイッチング素子（２−１、２−２、・・・）をマ
トリクス状に配列し、各スイッチング素子の制御電極（
６−１、６−２、・・・）を対応するスキャンバスライ
ン（４−１、４−２、・・・）に接続するとともに、二
つの被制御電極のうち一方（８−１、８−２、・・・）
を次位のスキャンバスライン（４−２、４−３、・・・
）に接続して、複数ライン階梯状に関連した接続群を構
成したアクティブマトリクスアレイにおいて、前記スイ
ッチング素子（２−１、２−２、・・・）を、前記スキ
ャンバスライン（４−１、４−２、４−３、・・・）対
応にエレクトロンアキュムレーション型及びホールアキ
ュムレーション型のいずれか一方の素子としたことを特
徴とするアクティブマトリクス型表示装置。Switching elements corresponding to pixels (2-1, 2-2, . ) are arranged in a matrix, and the control electrodes (
6-1, 6-2, ...) to the corresponding scan canvas lines (4-1, 4-2, ...), and one of the two controlled electrodes (8-1, 8 -2,...)
to the next scan canvas line (4-2, 4-3,...
) to form a connection group related to a plurality of lines in the form of a staircase, the switching elements (2-1, 2-2, . . . ) are connected to the scan canvas lines (4-1, . . . ). 4-2, 4-3, . . . ), an active matrix display device characterized in that it is made of either an electron accumulation type element or a hole accumulation type element.