JPS63234630A - 位相同期ル−プの同期補償回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、位相同期ループに係り、特にその入力信号
のパルス幅が通常状態よりも長くなった場合に、同期出
力を補償するようにした同期補償回路に関する。

（従来の技術） 周知のように、位相同期ループ（ＰＬＬ）は、通常、第
３図に示すように構成されている。すなわち、入力端子
１１に供給された入力信号は、位相比較回路１２により
、電圧制御発振回路（以下ＶＣＯという）１３の出力信
号を分周回路１４で分周した信号と位相比較され、その
位相差成分に対応した位相誤差信号が出力される。

この位相誤差信号は、低域通過フィルタ（以下ＬＰＦと
いう）１５により、電圧レベルに変換されてＶ　ＣＯ１
３に供給され、ここに入力信号と分周回路１４の出力信
号との位相差がなくなるようにＶ　ＣＯ１３の発振周波
数が制御される。なお、この位相同期ループの出力は、
出力端子１６を介して取り出される。

ところで、上記のような位相同期ループは、入力信号の
周波数がある一定の幅のなかにある場合にのみ、入力信
号に追随した周波数の出力信号を得ることができる。し
かしながら、例えば第４図に示すように、パルス幅が部
分的に通常の周波数範囲のパルス幅よりも長くなるよう
な入力信号が供給されると、同期がとれなくなり安定な
同期出力を得ることができなくなるという問題が生じる
。

（発明が解決しようとする問題点） 以上のように、従来の位相同期ループでは、パルス幅が
部分的に通常の周波数範囲のパルス幅よりも長くなるよ
うな入力信号が供給されると、同期がとれなくなって安
定な周期出力を得ることができなくなるという問題を有
している。

そこで、この発明は上記事情を考慮してなされたもので
、パルス幅が部分的に通常の周波数範囲のパルス幅より
も長くなるような入力信号が供給されでも、安定な同期
出力を得ることができる極めて良好な位相同期ループの
同期補償回路を提供することを目的とする。

［発明の構成］ （問題点を解決するための手段） すなわち、この発明に係る位相同期ループの同期補償回
路は、電圧制御発振回路と、この電圧制御発振回路の出
力信号を分周する分周回路と、この分周回路の出力信号
と入力信号との位相差に対応した位相誤差信号を発生す
る位相比較回路と、この位相比較回路から出力される位
相誤差信号を電圧レベルに変換して電圧制御発振回路の
発振出力周波数を制御する低域通過フィルタとを備えた
位相同期ループを対象としている。

そして、入力信号の立上り時点または立下り時点のいず
れか一方の時点に同期してパルス信号を発生させるパル
ス発生手段と、一定周期の基準クロック信号を計数し出
力信号周波数が入力信号の周波数よりもわずかに低く設
定され、上記パルス発生手段から出力されるパルス信号
に応じて初期状態に設定される計数手段とを備え、この
計数手段の出力信号を位相比較回路に入力信号として供
給するように構成したものである。

（作用） 上記のような構成によれば、入力信号のパルス幅が部分
的に通常の周波数範囲のパルス幅よりも長くなった場合
、計数手段のフリーラン出力が、パルス幅の長くなった
入力信号に代えて位相比較回路に供給されるようになる
ので、計数手段の７リ一ラン出力周波数を位相同期ルー
プで同期がとれる範囲に設定しておけば、位相同期ルー
プは同期ロック状態を保持するため、安定な同期出力を
得ることができるようになるものである。

（実施例） 以下、この発明の一実施例について図面を参照して詳細
に説明する。第１図において、第３図と同一部分には同
一記号を付して示し、ここでは異なる部分についてのみ
説明する。すなわち、入力端子１１に供給された、第２
図（ａ）に示す入力信号は、Ｎビットのシフトレジスタ
１７に供給される。このシフトレジスタ１７は、基準発
振回路（以下Ｏ８Ｃという）１８から出力される一定周
期の基準クロック信号に同期してシフト動作を行なうも
ので、その出力は第２図（ｂ）に示すように、入力信号
に対してわずかに遅延されたものとなる。

また、上記入力信号は、ノット回路１９に供給されて第
２図（Ｃ）に示すように反転された後、シフトレジスタ
１７の出力と、ナンド回路２０により否定論理積演算が
行なわれる。このため、ナンド回路２０からは、第２図
（ｄ）に示すように、入力信号の立下り時点で、Ｌ（ロ
ー）レベルのパルス信号が発生されることになる。

そして、このパルス信号は、カウンタ２１のクリア入力
端ＣＬに供給される。このカウンタ２１は、上記０８０
１８から出力される一定周期の基準クロック信号を、分
周回路２２で分周した信号をカウントするもので、その
カウント出力信号が前記位相比較回路１２に入力信号と
して供給されている。

また、上記カウンタ２１のフリーラン周波数は、上記入
力信号の周波数よりもわずかに低い周波数に設定されて
いる。そして、このカウンタ２１は、そのクリア入力端
ＣＬがＬレベルになされたときに、カウント出力がクリ
アされ初期状態に設定される。

このため、カウンタ２１のカウント出力信号は、第２図
（ｅ）に示すように、入力信号のパルス幅が、位相同期
ループで同期をとることのできる通常のパルス幅の範囲
にある場合には、ナンド回路２０からＬレベルのパルス
信号が発生される毎にクリアされて、結局、入力信号の
周波数と同等の周波数をもつことになり、位相同期ルー
プにおいて通常の同期ロック動作が行なわれる。

一方、入力信号のパルス幅が、位相同期ループで同期を
とることのできる通常のパルス幅の範囲よりも長くなる
と、ナンド回路２０からＬレベルのパルス信号が発生さ
れなくなり、カウンタ２１は、そのフリーラン周波数で
出力信号を発生する（第２図（ｅ）中期間Ｔ）。この場
合、カウンタ２１のフリーラン周波数は、前述したよう
に、通常状態の入力信号の周波数よりもわずかに低く設
定されているので、位相同期ループは十分に位相同期動
作を継続することができる。

そして、入力信号の周波数が元の状態に戻ると、ナンド
回路２０からは再びＬレベルのパルス信号が発生される
ようになり、以下、カウンタ２１の出力信号周波数は、
入力信号の周波数と同じになされる。

したがって、上記実施例のような構成によれば、入力信
号のパルス幅が、位相同期ループで同期をとることので
きる通常のパルス幅の範囲よりも長くなった場合、カウ
ンタ２１のフリーラン周波数の出力信号を、入力信号に
代えて位相比較回路１２に供給するようにしたので、位
相同期ループは同期ロック状態を保持することができ、
安定な同期出力を得ることができるようになるものであ
る。

また、上記実施例では、入力信号の立下り時点でカウン
タ２１をクリアするようにしたが、入力信号の極性に応
じては、立上りでクリアするようにしてもよいことはも
ちろんである。

なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。

［発明の効果］ したがって、以上詳述したようにこの発明によれば、パ
ルス幅が部分的に通常の周波数範囲のパルス幅よりも長
くなるような入力信号が供給されても、安定な同期出力
を得ることができる極めて良好な位相同期ループの同期
補償回路を提供することができる。

【図面の簡単な説明】

第１図はこの発明に係る位相同期ループの同期補償回路
の一実施例を示すブロック構成図、第２図は同実施例の
動作を説明するためのタイミング図、第３図は位相同期
ループを示すブロック構成図、第４図は位相同期ループ
の問題点を説明するためのタイミング図である。 １１・・・入力端子、１２・・・位相比較回路、１３・
・・ＶＣｏ、１４・・・分周回路、１５・・・ＬＰＦ、
１６・・・出力端子、１７・・・シフトレジスタ、１８
・・・０８Ｃ１１９・・・ノット回路、２０・・・ナン
ド回路、２１・・・カウンタ、２２・・・分周回路。 １ｂ 第１図 第２因

Claims (1)

【特許請求の範囲】
1. 電圧制御発振回路と、この電圧制御発振回路の出力信号
   を分周する分周回路と、この分周回路の出力信号と入力
   信号との位相差に対応した位相誤差信号を発生する位相
   比較回路と、この位相比較回路から出力される位相誤差
   信号を電圧レベルに変換して前記電圧制御発振回路の発
   振出力周波数を制御する低域通過フィルタとを備えた位
   相周期ループにおいて、前記入力信号の立上り時点また
   は立下り時点のいずれか一方の時点に同期してパルス信
   号を発生するパルス発生手段と、一定周期の基準クロッ
   ク信号を計数し出力信号周波数が前記入力信号の周波数
   よりもわずかに低く設定され前記パルス発生手段から出
   力されるパルス信号に応じて初期状態に設定される計数
   手段とを具備し、前記計数手段の出力信号を前記位相比
   較回路に入力信号として供給するように構成してなるこ
   とを特徴とする位相同期ループの同期補償回路。