JPS6323413A - 判定回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は直流オフセット制御回路を含んだディジタル信
号判定回路に係シ、特に入力ディジタル信号に含まれる
直流オフセットを除去することによシ、効果的な判定を
行う判定回路に関するものである。

〔従来の技術〕

ディジタル信号の受信に際しては、受信した信号に対し
て、ディジタル論理値のうちのどれに最も近いかを判定
する過程が必要である。このとき、受信ディジタル信号
に直流オフセットが含まれていると、判定を誤まる確率
が高くなる。したがって、直流オフセットを除去するこ
とは、受信誤υ率特性を劣化させないために、重要な課
題である。

そして、この直流オフセットを制御する回路としては、
従来、低域遮断特性を有する回路や最大および最小ピー
ク値を検出してこれらの平均値を求める回路などが知ら
れている。

〔発明が解決しようとする間層点〕

上述した従来の直流オフセット制御回路では、これらの
回路のうち、前者の低域遮断特性を有するものは、アナ
ログ音声信号などのように、直流成分を含まないものに
ついては有効であるけれども、直流成分を含む通常のデ
ィジタル信号に適用すると、直流信号成分の欠落による
符号量干渉が起シ、受信誤シ率特性が劣化するという問
題点がある。

また、後者の最大および最小ピーク値を検出してこれら
の平均値を求める回路は、ピーク値がディジタル信号の
系列によって変化するため、正確な平均値を求めること
が困難となシ、シたがって、直流オフセットを正確に除
去するのが困難に々るという問題点があった。

〔問題点を解決するための手段〕

本発明の判定回路は、ディジタル信号を入力として、そ
の入力ディジタル信号に含まれる直流オフセットを除去
して判定を行う判定回路であって、上記入力ディジタル
信号を所定のサンプルタイミングでサンプルするサンプ
ル手段と、このサンプル手段の出力信号を入力とし制御
信号に応じて二つの出力端子のうちの一つを選んで出力
するスイッチ回路と、このスイッチ回路の二つの出力端
子にそれぞれ接続される第１および第２の電圧メモリ回
路と、この第１および第２の電圧メモリ回路の出力の中
間値を基準信号として上記サンプル手段の出力信号を２
値の論理信号のうちいずれかとして判定して出力する２
値化回路と、この２値化回路の出力信号を上記スイッチ
回路の制御信号として入力する手段とを備えてなるよう
にしたものでおる。

〔作　用〕

本発明においては、サンプル時刻におけるディジタル信
号は符号系列によって変化せずに一定の電圧をとるので
、ディジタル信号列に依存せずに直流オフセットの制御
を効果的に行い、入力ディジタル信号に含まれる直流オ
フセットを除去する。

〔実施例〕

以下、図面に基づき本発明の実施例を詳細に説明する。

第１図は本発明の一実施例を示すブロック図である。

図において、１はディジタル信号が印加される入力端子
、２はこの入力端子１からの入力ディジタル信号を入力
としそのディジタル信号に同期してサンプルタイミング
信号を発生するクロック再生回路、３は入力端子１から
の入力ディジタル信号をクロック再生回路２かも得られ
るサンプルタイミング信号を便ってサンプルホールドす
るサンプルホールド回路で、トのサンプルホールド回路
３は入力デイジタル信号ｔ−所定のサンプルタイミング
でサンプルする手段を構成している。４は基準信号発生
回路で、この基準信号発生回路４は、上記サンプル手段
の出力信号を入力として制御信号ＣＯＮ’ｒ　　に応じ
て二つの出力端子のうちの一つを選んで出力するスイッ
チ回路５と、コンデンサ６ａ、６ｂおよび抵抗７ａ、γ
ｂからなり上記スイッチ回路５の二つの出力端子にそれ
ぞれ接続される二つの電圧メモリ回路とによって構成さ
れている。８はこの二つの電圧メモリ回路の出力の中間
値を基準信号として上記サンプル手段の出力信号を２値
の論理信号のうちいずれかとして判定して出力する２値
化回路、９はこの２値化回路８の出力が得られる出力端
子である。そして、この２値化回路日の出力をスイッチ
回路５の制御信号Ｃ０ＮＴとして入力するように構成さ
れている。

第２図はこの第１図に示す実施例の動作を説明する準備
として、ディジタル信号の波形口を模式％式％ そして、ディジタル信号の波形概略図を示すこの第２図
においては、ディジタル信号は雑音がない場合、サンプ
ル時刻ｎＴ（ｎ　：正整数、Ｔ：ディジタル信号のりａ
ツク周期）で、電圧ｆｌｉａ　＋　ｂをとシ、雑音があ
る場合これらのうち、どちらの値に近いかにより、受信
信号が２値の論理信号に判定される。その判定は基準電
圧Ｃに対してサンプルされた信号電圧が高いか低いかに
よって行われる。

そして、入力ディジタル信号に直流オフセットがない理
想的な場合には、判定が誤まる確率は低い。これに対し
て、例えば、第２図に示しだように、直流オフセットΔ
Ｖが存在する場合には、基準電圧ｄをもとにして判定が
行われるので、判定誤シの確率が高くなる。

つぎに第１図に示す実施例の動作を第２図を参照して説
明する。

まず、直流オフセットを含んだディジタル信号は入力端
子１よりクロック再生回路２およびサン・　　プルホー
ルド回路２に入力される。このクロック再生回路２は、
入力ディジタル信号を入力としそのディジタル信号に同
期してサンプルタイミング信号を発生するものであり、
これは一般によく知られている技術であるので、ここで
は詳細な説明は省略する。また、サンプルホールド回路
３では、クロック再生回路２から得られるサンプルタイ
ミング信号を使って入力ディジタル信号をサンプルホー
ルドする。

つぎに、サンプルホールドされた信号の一部はスイッチ
回路５に入力され、このスイッチ回路５は２値化回路８
の出力である制御信号Ｃ０ＮＴ　に応じて入力信号を二
つの出力端子に切９換えて出力する。そして、このスイ
ッチ回路５の二つの出力はそれぞれコンデンサ６ａ、６
ｂおよび抵抗７ａ、７ｂで構成される電圧メモリ回路に
入力され、コンデンサ６ａおよびコンデンサ６ｂ　Ｋｉ
４入力された電圧が記憶される。ここで、これらのコン
デンサ６ａ、６ｂおよび抵抗７ａ、７ｂの定数は等しく
設定されているので、抵抗７ａと抵ａｒｂを接続した点
の電圧Ｒは、コンデンサ６ａおよびコンデンサ６ｂに記
憶された電圧の中間値となる。そして、この電圧Ｒは電
圧値ａおよびｂ（第２図参別の中間値をとるので、最適
な基準電圧となる（以下、この電圧Ｒを基準電圧Ｒと呼
称する〕。

そして、２値化回路８はサンプルホールド回路３によっ
てサンプルされた電圧値が上記基準電圧Ｒよシも高いか
低いかを示−ｒ２値論理信号を出力する。この２値論理
信号は出力端子９から判定信号として出力されると同時
に、制御信号Ｃ０ＮＴとしてスイッチ回路５に入力され
る。このように、スイッチ回路５は、サンプルされた信
号の電圧が基準電圧Ｒよりも高いか低いかに応じてスイ
ッチ回路の出力端子を選んで選択的に出力する。したが
って、コンデンサ６ａおよびコンデンサ６ｂには第２図
に示した電圧値ａと電圧値すが記憶される。

このように、基準電圧Ｒは直流オフセント電圧に対応し
て変化するので、直流オフセット電圧の影響を除いて、
最適な判定を行うことができる。

〔発明の効果〕

以上説明したように、本発明によれば、サンプル時刻に
おけるディジタル信号は、符号系列によって変化せずに
一定の電圧（ａ、ｂ）を取るので、ディジタル信号列に
依存せずに、直流オフセットの制御を効果的に行って、
最適の信号判定を行うことができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図の動作説明に供するディジタル信号の波形概略図
である。 ３・・・・サンプルホールド回路、５１−・・スイッチ
回路、６ａ、６ｂ・・・・コンデンサ、７ａ　、７ｂ・
・争・抵抗、８・Φ・・２値化回路。

Claims (1)

【特許請求の範囲】
1. ディジタル信号を入力として、該入力ディジタル信号に
   含まれる直流オフセットを除去して判定を行う判定回路
   であつて、前記入力ディジタル信号を所定のサンプルタ
   イミングでサンプルするサンプル手段と、このサンプル
   手段の出力信号を入力とし制御信号に応じて二つの出力
   端子のうちの一つを選んで出力するスイッチ回路と、こ
   のスイッチ回路の二つの出力端子にそれぞれ接続される
   第１および第２の電圧メモリ回路と、この第１および第
   ２の電圧メモリ回路の出力の中間値を基準信号として前
   記サンプル手段の出力信号を２値の論理信号のうちいず
   れかとして判定して出力する２値化回路と、この２値化
   回路の出力信号を前記スイッチ回路の制御信号として入
   力する手段とを備えてなることを特徴とする判定回路。