JPS6323413A - 判定回路 - Google Patents
判定回路Info
- Publication number
- JPS6323413A JPS6323413A JP16557286A JP16557286A JPS6323413A JP S6323413 A JPS6323413 A JP S6323413A JP 16557286 A JP16557286 A JP 16557286A JP 16557286 A JP16557286 A JP 16557286A JP S6323413 A JPS6323413 A JP S6323413A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- voltage
- output
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 abstract description 8
- 230000004044 response Effects 0.000 abstract 2
- 230000008929 regeneration Effects 0.000 description 4
- 238000011069 regeneration method Methods 0.000 description 4
- 108010076504 Protein Sorting Signals Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000011084 recovery Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
- H03K5/088—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback modified by switching, e.g. by a periodic signal or by a signal in synchronism with the transitions of the output signal
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dc Digital Transmission (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は直流オフセット制御回路を含んだディジタル信
号判定回路に係シ、特に入力ディジタル信号に含まれる
直流オフセットを除去することによシ、効果的な判定を
行う判定回路に関するものである。
号判定回路に係シ、特に入力ディジタル信号に含まれる
直流オフセットを除去することによシ、効果的な判定を
行う判定回路に関するものである。
ディジタル信号の受信に際しては、受信した信号に対し
て、ディジタル論理値のうちのどれに最も近いかを判定
する過程が必要である。このとき、受信ディジタル信号
に直流オフセットが含まれていると、判定を誤まる確率
が高くなる。したがって、直流オフセットを除去するこ
とは、受信誤υ率特性を劣化させないために、重要な課
題である。
て、ディジタル論理値のうちのどれに最も近いかを判定
する過程が必要である。このとき、受信ディジタル信号
に直流オフセットが含まれていると、判定を誤まる確率
が高くなる。したがって、直流オフセットを除去するこ
とは、受信誤υ率特性を劣化させないために、重要な課
題である。
そして、この直流オフセットを制御する回路としては、
従来、低域遮断特性を有する回路や最大および最小ピー
ク値を検出してこれらの平均値を求める回路などが知ら
れている。
従来、低域遮断特性を有する回路や最大および最小ピー
ク値を検出してこれらの平均値を求める回路などが知ら
れている。
上述した従来の直流オフセット制御回路では、これらの
回路のうち、前者の低域遮断特性を有するものは、アナ
ログ音声信号などのように、直流成分を含まないものに
ついては有効であるけれども、直流成分を含む通常のデ
ィジタル信号に適用すると、直流信号成分の欠落による
符号量干渉が起シ、受信誤シ率特性が劣化するという問
題点がある。
回路のうち、前者の低域遮断特性を有するものは、アナ
ログ音声信号などのように、直流成分を含まないものに
ついては有効であるけれども、直流成分を含む通常のデ
ィジタル信号に適用すると、直流信号成分の欠落による
符号量干渉が起シ、受信誤シ率特性が劣化するという問
題点がある。
また、後者の最大および最小ピーク値を検出してこれら
の平均値を求める回路は、ピーク値がディジタル信号の
系列によって変化するため、正確な平均値を求めること
が困難となシ、シたがって、直流オフセットを正確に除
去するのが困難に々るという問題点があった。
の平均値を求める回路は、ピーク値がディジタル信号の
系列によって変化するため、正確な平均値を求めること
が困難となシ、シたがって、直流オフセットを正確に除
去するのが困難に々るという問題点があった。
本発明の判定回路は、ディジタル信号を入力として、そ
の入力ディジタル信号に含まれる直流オフセットを除去
して判定を行う判定回路であって、上記入力ディジタル
信号を所定のサンプルタイミングでサンプルするサンプ
ル手段と、このサンプル手段の出力信号を入力とし制御
信号に応じて二つの出力端子のうちの一つを選んで出力
するスイッチ回路と、このスイッチ回路の二つの出力端
子にそれぞれ接続される第1および第2の電圧メモリ回
路と、この第1および第2の電圧メモリ回路の出力の中
間値を基準信号として上記サンプル手段の出力信号を2
値の論理信号のうちいずれかとして判定して出力する2
値化回路と、この2値化回路の出力信号を上記スイッチ
回路の制御信号として入力する手段とを備えてなるよう
にしたものでおる。
の入力ディジタル信号に含まれる直流オフセットを除去
して判定を行う判定回路であって、上記入力ディジタル
信号を所定のサンプルタイミングでサンプルするサンプ
ル手段と、このサンプル手段の出力信号を入力とし制御
信号に応じて二つの出力端子のうちの一つを選んで出力
するスイッチ回路と、このスイッチ回路の二つの出力端
子にそれぞれ接続される第1および第2の電圧メモリ回
路と、この第1および第2の電圧メモリ回路の出力の中
間値を基準信号として上記サンプル手段の出力信号を2
値の論理信号のうちいずれかとして判定して出力する2
値化回路と、この2値化回路の出力信号を上記スイッチ
回路の制御信号として入力する手段とを備えてなるよう
にしたものでおる。
本発明においては、サンプル時刻におけるディジタル信
号は符号系列によって変化せずに一定の電圧をとるので
、ディジタル信号列に依存せずに直流オフセットの制御
を効果的に行い、入力ディジタル信号に含まれる直流オ
フセットを除去する。
号は符号系列によって変化せずに一定の電圧をとるので
、ディジタル信号列に依存せずに直流オフセットの制御
を効果的に行い、入力ディジタル信号に含まれる直流オ
フセットを除去する。
以下、図面に基づき本発明の実施例を詳細に説明する。
第1図は本発明の一実施例を示すブロック図である。
図において、1はディジタル信号が印加される入力端子
、2はこの入力端子1からの入力ディジタル信号を入力
としそのディジタル信号に同期してサンプルタイミング
信号を発生するクロック再生回路、3は入力端子1から
の入力ディジタル信号をクロック再生回路2かも得られ
るサンプルタイミング信号を便ってサンプルホールドす
るサンプルホールド回路で、トのサンプルホールド回路
3は入力デイジタル信号t−所定のサンプルタイミング
でサンプルする手段を構成している。4は基準信号発生
回路で、この基準信号発生回路4は、上記サンプル手段
の出力信号を入力として制御信号CON’r に応じ
て二つの出力端子のうちの一つを選んで出力するスイッ
チ回路5と、コンデンサ6a、6bおよび抵抗7a、γ
bからなり上記スイッチ回路5の二つの出力端子にそれ
ぞれ接続される二つの電圧メモリ回路とによって構成さ
れている。8はこの二つの電圧メモリ回路の出力の中間
値を基準信号として上記サンプル手段の出力信号を2値
の論理信号のうちいずれかとして判定して出力する2値
化回路、9はこの2値化回路8の出力が得られる出力端
子である。そして、この2値化回路日の出力をスイッチ
回路5の制御信号C0NTとして入力するように構成さ
れている。
、2はこの入力端子1からの入力ディジタル信号を入力
としそのディジタル信号に同期してサンプルタイミング
信号を発生するクロック再生回路、3は入力端子1から
の入力ディジタル信号をクロック再生回路2かも得られ
るサンプルタイミング信号を便ってサンプルホールドす
るサンプルホールド回路で、トのサンプルホールド回路
3は入力デイジタル信号t−所定のサンプルタイミング
でサンプルする手段を構成している。4は基準信号発生
回路で、この基準信号発生回路4は、上記サンプル手段
の出力信号を入力として制御信号CON’r に応じ
て二つの出力端子のうちの一つを選んで出力するスイッ
チ回路5と、コンデンサ6a、6bおよび抵抗7a、γ
bからなり上記スイッチ回路5の二つの出力端子にそれ
ぞれ接続される二つの電圧メモリ回路とによって構成さ
れている。8はこの二つの電圧メモリ回路の出力の中間
値を基準信号として上記サンプル手段の出力信号を2値
の論理信号のうちいずれかとして判定して出力する2値
化回路、9はこの2値化回路8の出力が得られる出力端
子である。そして、この2値化回路日の出力をスイッチ
回路5の制御信号C0NTとして入力するように構成さ
れている。
第2図はこの第1図に示す実施例の動作を説明する準備
として、ディジタル信号の波形口を模式%式% そして、ディジタル信号の波形概略図を示すこの第2図
においては、ディジタル信号は雑音がない場合、サンプ
ル時刻nT(n :正整数、T:ディジタル信号のりa
ツク周期)で、電圧flia + bをとシ、雑音があ
る場合これらのうち、どちらの値に近いかにより、受信
信号が2値の論理信号に判定される。その判定は基準電
圧Cに対してサンプルされた信号電圧が高いか低いかに
よって行われる。
として、ディジタル信号の波形口を模式%式% そして、ディジタル信号の波形概略図を示すこの第2図
においては、ディジタル信号は雑音がない場合、サンプ
ル時刻nT(n :正整数、T:ディジタル信号のりa
ツク周期)で、電圧flia + bをとシ、雑音があ
る場合これらのうち、どちらの値に近いかにより、受信
信号が2値の論理信号に判定される。その判定は基準電
圧Cに対してサンプルされた信号電圧が高いか低いかに
よって行われる。
そして、入力ディジタル信号に直流オフセットがない理
想的な場合には、判定が誤まる確率は低い。これに対し
て、例えば、第2図に示しだように、直流オフセットΔ
Vが存在する場合には、基準電圧dをもとにして判定が
行われるので、判定誤シの確率が高くなる。
想的な場合には、判定が誤まる確率は低い。これに対し
て、例えば、第2図に示しだように、直流オフセットΔ
Vが存在する場合には、基準電圧dをもとにして判定が
行われるので、判定誤シの確率が高くなる。
つぎに第1図に示す実施例の動作を第2図を参照して説
明する。
明する。
まず、直流オフセットを含んだディジタル信号は入力端
子1よりクロック再生回路2およびサン・ プルホー
ルド回路2に入力される。このクロック再生回路2は、
入力ディジタル信号を入力としそのディジタル信号に同
期してサンプルタイミング信号を発生するものであり、
これは一般によく知られている技術であるので、ここで
は詳細な説明は省略する。また、サンプルホールド回路
3では、クロック再生回路2から得られるサンプルタイ
ミング信号を使って入力ディジタル信号をサンプルホー
ルドする。
子1よりクロック再生回路2およびサン・ プルホー
ルド回路2に入力される。このクロック再生回路2は、
入力ディジタル信号を入力としそのディジタル信号に同
期してサンプルタイミング信号を発生するものであり、
これは一般によく知られている技術であるので、ここで
は詳細な説明は省略する。また、サンプルホールド回路
3では、クロック再生回路2から得られるサンプルタイ
ミング信号を使って入力ディジタル信号をサンプルホー
ルドする。
つぎに、サンプルホールドされた信号の一部はスイッチ
回路5に入力され、このスイッチ回路5は2値化回路8
の出力である制御信号C0NT に応じて入力信号を二
つの出力端子に切9換えて出力する。そして、このスイ
ッチ回路5の二つの出力はそれぞれコンデンサ6a、6
bおよび抵抗7a、7bで構成される電圧メモリ回路に
入力され、コンデンサ6aおよびコンデンサ6b Ki
4入力された電圧が記憶される。ここで、これらのコン
デンサ6a、6bおよび抵抗7a、7bの定数は等しく
設定されているので、抵抗7aと抵arbを接続した点
の電圧Rは、コンデンサ6aおよびコンデンサ6bに記
憶された電圧の中間値となる。そして、この電圧Rは電
圧値aおよびb(第2図参別の中間値をとるので、最適
な基準電圧となる(以下、この電圧Rを基準電圧Rと呼
称する〕。
回路5に入力され、このスイッチ回路5は2値化回路8
の出力である制御信号C0NT に応じて入力信号を二
つの出力端子に切9換えて出力する。そして、このスイ
ッチ回路5の二つの出力はそれぞれコンデンサ6a、6
bおよび抵抗7a、7bで構成される電圧メモリ回路に
入力され、コンデンサ6aおよびコンデンサ6b Ki
4入力された電圧が記憶される。ここで、これらのコン
デンサ6a、6bおよび抵抗7a、7bの定数は等しく
設定されているので、抵抗7aと抵arbを接続した点
の電圧Rは、コンデンサ6aおよびコンデンサ6bに記
憶された電圧の中間値となる。そして、この電圧Rは電
圧値aおよびb(第2図参別の中間値をとるので、最適
な基準電圧となる(以下、この電圧Rを基準電圧Rと呼
称する〕。
そして、2値化回路8はサンプルホールド回路3によっ
てサンプルされた電圧値が上記基準電圧Rよシも高いか
低いかを示−r2値論理信号を出力する。この2値論理
信号は出力端子9から判定信号として出力されると同時
に、制御信号C0NTとしてスイッチ回路5に入力され
る。このように、スイッチ回路5は、サンプルされた信
号の電圧が基準電圧Rよりも高いか低いかに応じてスイ
ッチ回路の出力端子を選んで選択的に出力する。したが
って、コンデンサ6aおよびコンデンサ6bには第2図
に示した電圧値aと電圧値すが記憶される。
てサンプルされた電圧値が上記基準電圧Rよシも高いか
低いかを示−r2値論理信号を出力する。この2値論理
信号は出力端子9から判定信号として出力されると同時
に、制御信号C0NTとしてスイッチ回路5に入力され
る。このように、スイッチ回路5は、サンプルされた信
号の電圧が基準電圧Rよりも高いか低いかに応じてスイ
ッチ回路の出力端子を選んで選択的に出力する。したが
って、コンデンサ6aおよびコンデンサ6bには第2図
に示した電圧値aと電圧値すが記憶される。
このように、基準電圧Rは直流オフセント電圧に対応し
て変化するので、直流オフセット電圧の影響を除いて、
最適な判定を行うことができる。
て変化するので、直流オフセット電圧の影響を除いて、
最適な判定を行うことができる。
以上説明したように、本発明によれば、サンプル時刻に
おけるディジタル信号は、符号系列によって変化せずに
一定の電圧(a、b)を取るので、ディジタル信号列に
依存せずに、直流オフセットの制御を効果的に行って、
最適の信号判定を行うことができる効果がある。
おけるディジタル信号は、符号系列によって変化せずに
一定の電圧(a、b)を取るので、ディジタル信号列に
依存せずに、直流オフセットの制御を効果的に行って、
最適の信号判定を行うことができる効果がある。
第1図は本発明の一実施例を示すブロック図、第2図は
第1図の動作説明に供するディジタル信号の波形概略図
である。 3・・・・サンプルホールド回路、51−・・スイッチ
回路、6a、6b・・・・コンデンサ、7a 、7b・
・争・抵抗、8・Φ・・2値化回路。
第1図の動作説明に供するディジタル信号の波形概略図
である。 3・・・・サンプルホールド回路、51−・・スイッチ
回路、6a、6b・・・・コンデンサ、7a 、7b・
・争・抵抗、8・Φ・・2値化回路。
Claims (1)
- ディジタル信号を入力として、該入力ディジタル信号に
含まれる直流オフセットを除去して判定を行う判定回路
であつて、前記入力ディジタル信号を所定のサンプルタ
イミングでサンプルするサンプル手段と、このサンプル
手段の出力信号を入力とし制御信号に応じて二つの出力
端子のうちの一つを選んで出力するスイッチ回路と、こ
のスイッチ回路の二つの出力端子にそれぞれ接続される
第1および第2の電圧メモリ回路と、この第1および第
2の電圧メモリ回路の出力の中間値を基準信号として前
記サンプル手段の出力信号を2値の論理信号のうちいず
れかとして判定して出力する2値化回路と、この2値化
回路の出力信号を前記スイッチ回路の制御信号として入
力する手段とを備えてなることを特徴とする判定回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16557286A JPS6323413A (ja) | 1986-07-16 | 1986-07-16 | 判定回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16557286A JPS6323413A (ja) | 1986-07-16 | 1986-07-16 | 判定回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6323413A true JPS6323413A (ja) | 1988-01-30 |
Family
ID=15814909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16557286A Pending JPS6323413A (ja) | 1986-07-16 | 1986-07-16 | 判定回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6323413A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04183042A (ja) * | 1990-11-16 | 1992-06-30 | Matsushita Electric Ind Co Ltd | ディジタル情報検出装置 |
JPH04183043A (ja) * | 1990-11-16 | 1992-06-30 | Matsushita Electric Ind Co Ltd | ディジタル情報検出装置 |
WO1994010783A1 (de) * | 1992-10-30 | 1994-05-11 | Siemens Aktiengesellschaft | Schnurlos-telekommunikationsgerät |
WO1996009691A1 (de) * | 1994-09-24 | 1996-03-28 | Itt Automotive Europe Gmbh | Schaltungsanordnung zur auswertung des ausgangssignals eines aktiven sensors |
US7791395B2 (en) | 2006-04-21 | 2010-09-07 | Nec Corporation | DC offset correcting device and DC offset correcting method |
-
1986
- 1986-07-16 JP JP16557286A patent/JPS6323413A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04183042A (ja) * | 1990-11-16 | 1992-06-30 | Matsushita Electric Ind Co Ltd | ディジタル情報検出装置 |
JPH04183043A (ja) * | 1990-11-16 | 1992-06-30 | Matsushita Electric Ind Co Ltd | ディジタル情報検出装置 |
WO1994010783A1 (de) * | 1992-10-30 | 1994-05-11 | Siemens Aktiengesellschaft | Schnurlos-telekommunikationsgerät |
WO1996009691A1 (de) * | 1994-09-24 | 1996-03-28 | Itt Automotive Europe Gmbh | Schaltungsanordnung zur auswertung des ausgangssignals eines aktiven sensors |
US7791395B2 (en) | 2006-04-21 | 2010-09-07 | Nec Corporation | DC offset correcting device and DC offset correcting method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4377759A (en) | Offset compensating circuit | |
US8189691B2 (en) | Apparatus for receiving differential signal using a differential amplifier | |
US3748386A (en) | Time-base error correction system | |
JPS6323413A (ja) | 判定回路 | |
WO1988005227A1 (en) | Digital receiver with dual references | |
JP2003163705A (ja) | 入力信号の論理状態の検出方法及び半導体集積回路 | |
US6417700B1 (en) | Voltage level detection circuit and voltage level detection method | |
US5105440A (en) | Method and apparatus for adaptive equalization of pulse signals | |
JPH0654233A (ja) | 信号遷移強調装置 | |
US20020060588A1 (en) | Bus capture circuit for single-ended and differential signals | |
US5418533A (en) | Method and circuit for conditioning a signal for use in systems having analog-to-digital converter circuits | |
CA1296072C (en) | Method and arrangement for generating a correction signal for a digital timing recovery device | |
JP2002141956A (ja) | 識別レベル自動制御回路及び制御方法、識別位相自動制御回路及び制御方法、並びに光受信器 | |
JP2754540B2 (ja) | パルスカウント型検波装置 | |
JPS63109666A (ja) | 同期信号雑音除去装置 | |
JP3503524B2 (ja) | 二値化回路 | |
JP3833094B2 (ja) | 電圧レベル検知回路および電圧レベル検知方法 | |
JP2630081B2 (ja) | スイッチドキャパシタ回路 | |
JP3532314B2 (ja) | D/a変換器及びその試験方法 | |
JP2691958B2 (ja) | 信号源選択装置 | |
JPS5998311A (ja) | 2進デ−タ信号修正方法 | |
WO1988003733A2 (fr) | Procede et circuit pour l'ajustement automatique d'impulsions | |
JPH01100466A (ja) | 周期的信号の電力決定用回路装置 | |
JPH04262626A (ja) | クロック切替方式 | |
JPH0611150B2 (ja) | 送信周波数切換装置 |