JPH04262626A - クロック切替方式 - Google Patents
クロック切替方式Info
- Publication number
- JPH04262626A JPH04262626A JP3022546A JP2254691A JPH04262626A JP H04262626 A JPH04262626 A JP H04262626A JP 3022546 A JP3022546 A JP 3022546A JP 2254691 A JP2254691 A JP 2254691A JP H04262626 A JPH04262626 A JP H04262626A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- input
- signal
- outputs
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 claims abstract description 10
- 230000001934 delay Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 7
- 230000002950 deficient Effects 0.000 description 2
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はクロック切替方式に関し
、特に現用と予備の２系統のクロック信号を切替えて出
力するクロック切替方式に関する。
、特に現用と予備の２系統のクロック信号を切替えて出
力するクロック切替方式に関する。
【０００２】
【従来の技術】図２は従来のクロック切替方式の一例の
ブロック図、図３は従来例の動作を説明するための波形
図である。
ブロック図、図３は従来例の動作を説明するための波形
図である。
【０００３】切替器４ａは、端子１０または２０から現
用の第１のクロック信号と予備の第２のクロック信号と
を入力し、端子３０からの切替信号にり第１または第２
のクロック信号を端子４０に出力する。
用の第１のクロック信号と予備の第２のクロック信号と
を入力し、端子３０からの切替信号にり第１または第２
のクロック信号を端子４０に出力する。
【０００４】ここでは便宜上端子３０に入力される切替
信号の論理レベルが“１”の場合は、入力端子１０に入
力されるクロック信号を、切替信号の論理レベルが“０
”の場合は入力端子２０に入力される信号を選択し、出
力するものとする。図３は図２の各部の動作を示すため
の波形図であり、２系統の回路により同一処理された信
号１０および２０は、たとえ同様の回路により処理され
たとしても回路を構成する各素子の特性の差異や回路の
温度の差異や経年変化や電源電圧差異および切替器と２
系統の回路の間の物理的距離が異なること等から、切替
器の入力点では２つのクロック信号の変化点は一致せず
また、その位相差も一定ではなくまた、切替信号３０は
第１と第２のクロックと非同期であるためその切替点も
さまざまである。
信号の論理レベルが“１”の場合は、入力端子１０に入
力されるクロック信号を、切替信号の論理レベルが“０
”の場合は入力端子２０に入力される信号を選択し、出
力するものとする。図３は図２の各部の動作を示すため
の波形図であり、２系統の回路により同一処理された信
号１０および２０は、たとえ同様の回路により処理され
たとしても回路を構成する各素子の特性の差異や回路の
温度の差異や経年変化や電源電圧差異および切替器と２
系統の回路の間の物理的距離が異なること等から、切替
器の入力点では２つのクロック信号の変化点は一致せず
また、その位相差も一定ではなくまた、切替信号３０は
第１と第２のクロックと非同期であるためその切替点も
さまざまである。
【０００５】
【発明が解決しようとする課題】上述した従来のクロッ
ク切替方式において、任意の時刻に切替信号を切替器に
印加し、入力端子１０に入力されている第１のクロック
信号を選択している状態から、入力端子２０に入力され
ている第２のクロック信号を選択すると図３に示すよう
に、切替信号の変化時刻における第１と第２のクロック
信号の論理レベルが異なる場合が生じ、図３の出力波形
４０において、Ｘで示す不良パルスが発生して、第１ま
たは第２のクロック信号のパルス数が変わってしまう欠
点を有していた。
ク切替方式において、任意の時刻に切替信号を切替器に
印加し、入力端子１０に入力されている第１のクロック
信号を選択している状態から、入力端子２０に入力され
ている第２のクロック信号を選択すると図３に示すよう
に、切替信号の変化時刻における第１と第２のクロック
信号の論理レベルが異なる場合が生じ、図３の出力波形
４０において、Ｘで示す不良パルスが発生して、第１ま
たは第２のクロック信号のパルス数が変わってしまう欠
点を有していた。
【０００６】
【課題を解決するための手段】本発明のクロック切替方
式は、入力の第１と第２のクロック信号の位相差に対応
したディジタルの制御値を出力する比較器と、入力の前
記第１のクロック信号を所定時間遅延させて出力する遅
延器と、前記制御値に応じた遅延時間で入力の前記第２
のクロック信号を遅延させて出力する制御遅延器と、入
力の切替信号により遅延された前記第１または第２のク
ロック信号を出力する切替器とを有する。
式は、入力の第１と第２のクロック信号の位相差に対応
したディジタルの制御値を出力する比較器と、入力の前
記第１のクロック信号を所定時間遅延させて出力する遅
延器と、前記制御値に応じた遅延時間で入力の前記第２
のクロック信号を遅延させて出力する制御遅延器と、入
力の切替信号により遅延された前記第１または第２のク
ロック信号を出力する切替器とを有する。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る 図１は本発明の一実施例のブロック図である。
る 図１は本発明の一実施例のブロック図である。
【０００８】位相比較器１は、入力端子１０，２０に入
力される第１と第２のクロック信号の位相差に対応した
ディジタルの制御値を出力する。遅延器２は入力端子１
０からの第１のクロック信号を所定時間遅延させて出力
する。制御遅延器３は、位相比較器１からのディジタル
制御値に応じた遅延時間で入力端子２０からの第２のク
ロック信号を遅延させて出力する。切替器４は、端子３
０から入力の切替信号により遅延された第１または第２
のクロック信号を端子４０に出力する。
力される第１と第２のクロック信号の位相差に対応した
ディジタルの制御値を出力する。遅延器２は入力端子１
０からの第１のクロック信号を所定時間遅延させて出力
する。制御遅延器３は、位相比較器１からのディジタル
制御値に応じた遅延時間で入力端子２０からの第２のク
ロック信号を遅延させて出力する。切替器４は、端子３
０から入力の切替信号により遅延された第１または第２
のクロック信号を端子４０に出力する。
【０００９】次に動作について説明すると、入力端子１
０および２０に入力される第１と第２のクロック信号に
位相差が生じると、この位相差は位相比較器１により検
出され、位相差に応じたディジタル制御値に変換される
が、このディジタル制御値は“１”，“０”の２値にお
ける複数のパラレルビットとする。このディジタル論理
値は制御値として制御遅延器３に加えられており、制御
遅延器３はこの制御値に比例して遅延時間が変化する。 従って位相比較器１から発生する値により制御される制
御遅延器３の遅延量を第１と第２のクロック信号の位相
差異に等しくなる様にすれば、選択器４の入力点におけ
る第１と第２のクロック信号の位相差を無くすことがで
きる。
０および２０に入力される第１と第２のクロック信号に
位相差が生じると、この位相差は位相比較器１により検
出され、位相差に応じたディジタル制御値に変換される
が、このディジタル制御値は“１”，“０”の２値にお
ける複数のパラレルビットとする。このディジタル論理
値は制御値として制御遅延器３に加えられており、制御
遅延器３はこの制御値に比例して遅延時間が変化する。 従って位相比較器１から発生する値により制御される制
御遅延器３の遅延量を第１と第２のクロック信号の位相
差異に等しくなる様にすれば、選択器４の入力点におけ
る第１と第２のクロック信号の位相差を無くすことがで
きる。
【００１０】なお、入力端子１０および２０に加えられ
る第１と第２のクロック信号の位相差がない場合にも遅
延器２および制御遅延器３により固定的に遅延が加えら
れており、、この時の遅延器２と制御遅延器３の遅延量
を等しくしておけば、制御遅延器３の遅延量を制御する
事により第１または第２のクロック信号の位相をプラス
方向およびマイナス方向に制御できる。
る第１と第２のクロック信号の位相差がない場合にも遅
延器２および制御遅延器３により固定的に遅延が加えら
れており、、この時の遅延器２と制御遅延器３の遅延量
を等しくしておけば、制御遅延器３の遅延量を制御する
事により第１または第２のクロック信号の位相をプラス
方向およびマイナス方向に制御できる。
【００１１】
【発明の効果】以上説明したように本発明は、入力の第
１と第２のクロック信号の位相差を遅延回路で補正して
切替器に入力することにより、第１と第２のクロック信
号を任意の時刻に切替えても出力信号に不良パルスが発
生することを防止できる。
１と第２のクロック信号の位相差を遅延回路で補正して
切替器に入力することにより、第１と第２のクロック信
号を任意の時刻に切替えても出力信号に不良パルスが発
生することを防止できる。
【図１】本発明のクロック切替方式の一実施例を示すブ
ロック図である。
ロック図である。
【図２】従来のクロック切替方式の一例を示すブロック
図である。
図である。
【図３】図２の従来例の動作を説明するための波形図で
ある。
ある。
１ 位相比較器
２ 遅延器
３ 制御遅延器
４ 切替器
１０，２０ 入力端子
３０ 切替信号
４０ 出力端子
Claims (1)
- 【請求項１】 入力の第１と第２のクロック信号の位
相差に対応したディジタルの制御値を出力する比較器と
、入力の前記第１のクロック信号を所定時間遅延させて
出力する遅延器と、前記制御値に応じた遅延時間で入力
の前記第２のクロック信号を遅延させて出力する制御遅
延器と、入力の切替信号により遅延された前記第１また
は第２のクロック信号を出力する切替器とを有すること
を特徴とするクロック切替方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3022546A JPH04262626A (ja) | 1991-02-18 | 1991-02-18 | クロック切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3022546A JPH04262626A (ja) | 1991-02-18 | 1991-02-18 | クロック切替方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04262626A true JPH04262626A (ja) | 1992-09-18 |
Family
ID=12085832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3022546A Pending JPH04262626A (ja) | 1991-02-18 | 1991-02-18 | クロック切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04262626A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006277693A (ja) * | 2005-03-30 | 2006-10-12 | Nec Corp | クロック切り替え装置及びクロック切り替え方法 |
-
1991
- 1991-02-18 JP JP3022546A patent/JPH04262626A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006277693A (ja) * | 2005-03-30 | 2006-10-12 | Nec Corp | クロック切り替え装置及びクロック切り替え方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5175452A (en) | Programmable compensated digital delay circuit | |
| US5317219A (en) | Compensated digital delay circuit | |
| US5898329A (en) | Programmable pulse width modulation circuit | |
| WO1999007070A1 (en) | Circuitry for the delay adjustment of a clock signal | |
| US5638017A (en) | Pulse width modulation circuit | |
| EP0881767A1 (en) | Combinational delay circuit for a digital frequency multiplier | |
| US5801562A (en) | Variable delay circuit | |
| JPH0563525A (ja) | パルス幅可変回路 | |
| US5900761A (en) | Timing generating circuit and method | |
| JPH04262626A (ja) | クロック切替方式 | |
| US4808998A (en) | Distortion reduction circuit for a D/A converter | |
| EP0463641B1 (en) | A clock signal supply system | |
| US4403245A (en) | Method and circuit for time-correction of digital switching signals | |
| US3182204A (en) | Tunnel diode logic circuit | |
| JPH08274602A (ja) | 可変遅延回路 | |
| EP0166489A1 (en) | Data signal correction circuit | |
| US3614776A (en) | Pulse synchronization for digital to analog converters | |
| US6940331B2 (en) | Delayed tap signal generating circuit for controlling delay by interpolating two input clocks | |
| US4263672A (en) | Apparatus for synchronization on the basis of a received digital signal | |
| JPS6323413A (ja) | 判定回路 | |
| JP2586712B2 (ja) | 非同期信号選択回路 | |
| JPH06177723A (ja) | パルス幅変調回路 | |
| JPH04259868A (ja) | Ｉｃ試験装置 | |
| JP2630081B2 (ja) | スイッチドキャパシタ回路 | |
| KR20010079511A (ko) | 제 1의 디지털 신호의 에지와 제 2의 디지털 신호의 에지사이의 시간차를 검출하는 회로 |